一种闪存中源漏极的制作方法
【专利摘要】本发明涉及一种闪存中源漏极的制作方法。包括以下步骤：提供半导体衬底，所述半导体衬底上依次沉积有氧化硅薄膜和氮化硅薄膜作为蚀刻的掩挡层；经过蚀刻后形成一深沟道；沉积氧化硅薄膜以填充整个所述深沟道；刻蚀所述深沟道顶部的氧化硅薄膜以形成浅沟道；沉积多晶硅薄膜以填充所述浅沟道；刻蚀所述多晶硅薄膜，直到所述浅沟道内多晶硅薄膜深度为20～25纳米；在所述多晶硅薄膜上经过离子注入制作源漏极。本发明的技术方案采用N型离子掺杂的硅作为源漏极，并在其下形成一个深的氧化硅的沟道，在闪存制程尤其是在32纳米以及以下的闪存制程中，能够减少器件单元由于物理尺寸缩小而导致的数据写入时的干扰，从而增加了器件循环使用的可靠性。
【专利说明】一种闪存中源漏极的制作方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种闪存中源漏极的制作方法。
【背景技术】
[0002]随着器件单元的物理尺寸越来越小，器件数据写入时的干扰变得越来越严重。器件在写入过程中，电子在电场的作用下加速，少量电子可能穿过植入了反型离子的衬底区域，在相邻的器件单元进行数据写入，造成数据的干扰。在45纳米及以上的闪存制程工艺中，通常通过衬底的反向掺杂来减少这种瞬间数据存储干扰。对于采用离子注入方法形成的源漏极来说，其物理尺寸越小，干扰越大，因此在45纳米及以下的闪存制程中，物理尺寸的安全范围很窄，而在32纳米以下的闪存工艺制程中，就需要开发新的制程工艺来减少瞬间的数据干扰，增加物理尺寸的安全范围。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种闪存中源漏极的制作方法，解决了现有技术中，器件单元进行数据写入时容易发生干扰的技术问题。
[0004]本发明解决上述技术问题的技术方案如下:一种闪存中源漏极的制作方法，包括以下步骤:
[0005]I)提供半导体衬底，所述半导体衬底上依次沉积有氧化硅薄膜和氮化硅薄膜作为蚀刻的掩挡层；
[0006]2)依次刻蚀所述氮化硅薄膜、氧化硅薄膜和半导体衬底，形成一深沟道；
[0007]3)沉积氧化硅薄膜以填充整个所述深沟道，并覆盖所述深沟道外的氮化硅薄膜；
[0008]4)刻蚀所述氧化硅薄膜直到露出所述氮化硅薄膜，继续刻蚀所述深沟道顶部的氧化硅薄膜以形成浅沟道；
[0009]5)沉积多晶硅薄膜以填充所述浅沟道，并覆盖所述氮化硅薄膜；
[0010]6)刻蚀所述多晶硅薄膜，直到露出所述氮化硅薄膜，继续刻蚀至所述浅沟道内多晶硅薄膜深度达到20?25纳米；
[0011]7)在所述多晶硅薄膜上通过离子注入制作源漏极。
[0012]在上述技术方案的基础上，本发明还可以做如下改进。
[0013]进一步，所述半导体衬底为硅衬底。
[0014]进一步，所述氧化硅薄膜厚度为5?20纳米。
[0015]进一步，所述氮化娃薄膜厚度为30?100纳米。
[0016]进一步，所述步骤5)中，沉积的多晶娃为多晶无定形娃。
[0017]进一步，所述深沟道在半导体衬底上的深度为180?220纳米。
[0018]进一步，所述步骤4)中，刻蚀后的深沟道内氧化硅薄膜深度为150?190纳米。
[0019]进一步，所述深沟道在氮化硅薄膜开口处的宽度为20?30纳米。
[0020]本发明的有益效果是:本发明的技术方案采用N型离子掺杂的硅作为源漏极，并在其下形成一个深的埋入式氧化硅的沟道，因为氧化硅的绝缘系数更高，因此可以更好隔绝数据写入带来的干扰，尤其是在32纳米以及以下的闪存制程中，能够减少器件单元由于物理尺寸缩小，而导致的数据写入时的干扰，从而增加了器件的循环使用可靠性。
【专利附图】
【附图说明】
[0021]图1为本发明源漏极制作方法的流程图；
[0022]图2a?2f为本发明制作方法各步骤的衬底结构示意图；
[0023]图3为本发明方法制成的闪存的效果示意图。
【具体实施方式】
[0024]以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
[0025]如图1所示，为本发明制作源漏极的流程图，包括以下步骤:
[0026]S201提供半导体衬底，所述半导体衬底I上依次沉积有20纳米的氧化硅薄膜2和SOnm的氮化硅薄膜3，如图2a所示，所述半导体衬底I为硅衬底，所述氧化硅薄膜2和氮化硅薄膜3作为蚀刻的掩挡层。在其他优选实施例中，所述氧化硅薄膜为5?20纳米，所述氮化硅薄膜为30?100纳米。
[0027]S202依次刻蚀所述氮化硅薄膜3、氧化硅2和半导体衬底1，形成一深沟道4，如图2b所示，所述深沟道4在半导体衬底I上的深度为220纳米，所述深沟道4在氮化硅薄膜3开口处的宽度为30纳米。在其他优选实施例中，所述深沟道4在半导体衬底I上的深度为180?220纳米，所述深沟道4在氮化硅薄膜3开口处的宽度20?30纳米。
[0028]S203沉积氧化硅薄膜5以填充整个所述深沟道4，并覆盖所述深沟道4外的氮化娃薄膜3,如图2c所示；
[0029]S204刻蚀所述氧化硅薄膜5直到露出所述氮化硅薄膜3，继续刻蚀所述深沟道4顶部的氧化硅薄膜5以形成浅沟道6，如图2d所示；本实施采用干法刻蚀方法对氧化硅薄膜5进行刻蚀，优选的，刻蚀后的深沟道4内氧化硅薄膜5深度为150?190纳米，本实施例中氧化硅薄膜5的深度为170纳米。
[0030]S205沉积多晶硅薄膜7以填充所述浅沟道5，并覆盖所述氮化硅薄膜3，如图2e所示；优选的，所述沉积的多晶硅为多晶无定形硅(A-Si)。
[0031]S206刻蚀所述多晶硅薄膜7，直到露出所述氮化硅薄膜3，继续刻蚀至所述浅沟道内多晶硅薄膜7深度为20?25纳米，如图2f所示；
[0032]S207在所述多晶硅薄膜7上通过离子注入制作源漏极。
[0033]本发明的技术方案采用N型离子掺杂的硅作为源漏极，并在其下形成一个深的埋入式氧化硅的沟道，如图3所示，因为氧化硅的绝缘系数更高，因此可以更好隔绝数据写入带来的干扰，尤其是在32纳米以及以下的闪存制程中，能够减少器件单元由于物理尺寸缩小，而导致的数据写入时的干扰，从而增加了器件的循环使用可靠性。
[0034]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种闪存中源漏极的制作方法，包括以下步骤: 1)提供半导体衬底，所述半导体衬底上依次沉积有氧化硅薄膜和氮化硅薄膜作为蚀刻的掩挡层； 2)依次刻蚀所述氮化硅薄膜、氧化硅薄膜和半导体衬底，形成一深沟道； 3)沉积氧化硅薄膜以填充整个所述深沟道，并覆盖所述深沟道外的氮化硅薄膜； 4)刻蚀所述氧化硅薄膜直到露出所述氮化硅薄膜，继续刻蚀所述深沟道顶部的氧化硅薄膜以形成浅沟道； 5)沉积多晶硅薄膜以填充所述浅沟道，并覆盖所述氮化硅薄膜； 6)刻蚀所述多晶硅薄膜，直到露出所述氮化硅薄膜，继续刻蚀至所述浅沟道内多晶硅薄膜深度达到20?25纳米； 7)在所述多晶硅薄膜上通过离子注入制作源漏极。
2.根据权利要求1所述的制作方法，其特征在于:所述半导体衬底为硅衬底。
3.根据权利要求1所述的制作方法，其特征在于:所述氧化硅薄膜厚度为5?20纳米。
4.根据权利要求1所述的制作方法，其特征在于:所述氮化硅薄膜厚度为30?100纳米。
5.根据权利要求1所述的制作方法，其特征在于:所述步骤5)中，沉积的多晶硅为多晶无定形娃。
6.根据权利要求1?5任一所述的制作方法，其特征在于:所述深沟道在半导体衬底上的深度为180?220纳米。
7.根据权利要求1?5任一所述的制作方法，其特征在于:所述步骤4)中，刻蚀后的深沟道内氧化硅薄膜深度为150?190纳米。
8.根据权利要求1?5任一所述的制作方法，其特征在于:所述深沟道在氮化硅薄膜开口处的宽度为20?30纳米。
【文档编号】H01L21/8234GK103646859SQ201310578770
【公开日】2014年3月19日 申请日期:2013年11月18日 优先权日:2013年11月18日
【发明者】曾明 申请人:武汉新芯集成电路制造有限公司