阵列基板及显示装置制造方法
【专利摘要】本实用新型提供一种阵列基板及显示装置，包括：衬底基板；形成于衬底基板上的栅极；形成于栅极上的栅极绝缘层，栅极绝缘层上设有栅极绝缘层过孔；形成于栅极绝缘层上的像素电极、第一透明导电部和第二透明导电部；分别设置于第一透明导电部、第二透明导电部上的源电极和漏电极；形成于源电极和漏电极之上的掺杂半导体层；形成于掺杂半导体层之上的有源层，有源层仅设置在构成TFT沟道区域的漏电极和源电极相对应的位置，形成TFT沟道；形成于有源层之上的钝化层，设置有钝化层过孔，在钝化层过孔和栅极绝缘层过孔内设置有电性连接部。本实用新型的阵列基板其制作方法可以减少制程，提高产品品质。
【专利说明】阵列基板及显示装置
【技术领域】
[0001]本实用新型涉及显示【技术领域】，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不装置(ThinFilm Transistor Liquid Crystal Display,简称TFT-1XD)是一种主要的平板显示装置。现有的阵列基板(Array Substrate)包括:栅线、数据线、薄膜晶体管(Thin Film Transistor，简称为TFT)以及像素电极。栅线横向设置在衬底基板上，数据线纵向设置在衬底基板之上，栅线与数据线的交叉处设置有TFT。TFT为有源开关元件。
[0003]如图1所示，现有的阵列基板包括:栅极10、栅绝缘层20、有源层30、源电极50、漏电极60、钝化层70。上述结构皆设置于衬底基板80上。其中栅极10与栅线一体成型，源电极50、漏电极60与数据线一体成型，漏电极60与像素电极90电连接。当栅线中输入导通信号时，有源层30导电，数据线的数据信号可从源电极50经TFT沟道31到达漏电极60，最终输入至像素电极90。像素电极90得到信号后与公共电极91形成用于驱动液晶转动的电场。
[0004]目前为了适应更高的集成度，高PPI产品已经成为显示的主流，但就此产品而言，制备高PPI的产品要求较高，需要7次构图工艺形成结构图形来完成，因为这样才能集成GOA技术(G0A技术即Gate Driver on Array (阵列基板行驱动技术),是直接將栅极驱动电路(Gate driver ICs)制作在阵列基板上,來代替由外接砂晶片制作的驱晶片一种技术。该技术的应用可直接做在面板周围，減少制作程序，且降低产品成本，提高TFT-LCD面板的高集成度，使面板能更薄型化)以及过孔制备的足够小。每一次构图工艺中又分别包括掩膜曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀，所以构图工艺的次数可以衡量制造TFT-LCD阵列基板的繁简程度，减少构图工艺的次数就意味着制造成本的降低。
[0005]传统的ADS模式的TFT-LCD阵列基板的制程如图3所示。ADSDS(简称ADS，ADvancedSuper Dimension Switch,高级超维场转换技术)。ADS是京东方自主创新的以宽视角技术为代表的核心技术统称。是平面电场宽视角核心技术-高级超维场转换技术，其核心技术特性描述为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够广生旋转，从而提闻了液晶工作效率并增大了透光效率。闻级超维场开关技术可以提闻TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。首先,通过第一次构图工艺在玻璃基板(glass)上形成栅线；然后，沉积栅绝缘层20和有源层30，通过第二次构图工艺形成有源层30图形；然后，沉积像素电极，通过第三次构图工艺形成像素电极；然后，在栅绝缘层20上通过第四次构图工艺形成过孔(GI过孔)；然后，沉积金属层，通过第五次构图工艺形成信号线和有源层30图形，其中信号线通过GI过孔与栅线实现导通，并且在沟道区域形成信号线和有源层30的图形；然后，沉积钝化层(PVX)，并通过第六次构图工艺形成钝化层过孔；最后，沉积导电层，并通过第七次构图工艺形成公共电极，由此，共七次掩膜版工艺来完成阵列基板的结构图形。
[0006]由此可见，目前对于TFT-1XD阵列基板制程来说，当制备高PPI并且包含GOA的产品时，为了布线密集等因素往往在制备过程中采用7mask制备，故常常由于mask较多产量得不到提升；并且，现有TFT-LCD阵列基板中沟道的形成是利用刻蚀形成的，往往由于刻蚀过程中工艺和设备等原因造成沟道不良，而且此种不良在产线中经常高发，影响产品品质。
实用新型内容
[0007]本实用新型的目的是提供一种阵列基板及显示装置，能够减少制程，提高产品品质。
[0008]本实用新型所提供的技术方案如下:
[0009]—种阵列基板,包括:
[0010]衬底基板；
[0011]形成于所述衬底基板之上的栅极；
[0012]形成于所述栅极之上，并覆盖整个所述衬底基板的栅极绝缘层，所述栅极绝缘层上设有栅极绝缘层过孔，且所述栅极绝缘层过孔处于至少一部分所述栅极的上方；
[0013]形成于所述栅极绝缘层之上的像素电极；
[0014]与所述像素电极同层设置的第一透明导电部；
[0015]与所述像素电极同层设置的第二透明导电部，所述第二透明导电部与所述第一透明导电部分别位于所述栅极的两侧的位置；
[0016]设置于所述第一透明导电部之上的源电极；
[0017]设置于所述第二透明导电部之上，并与所述源电极同层设置的漏电极，所述源电极和所述漏电极分别位于所述栅极的两侧的位置，其中一部分所述源电极和所述漏电极之间形成TFT沟道区域，另一部分所述源电极和所述漏电极之间设置所述栅极绝缘层过孔；
[0018]分别形成于所述源电极和所述漏电极之上的掺杂半导体层；
[0019]形成于所述掺杂半导体层之上的半导体层，其中所述半导体层仅设置在构成所述TFT沟道区域的所述漏电极和所述源电极相对应的位置，形成TFT沟道；
[0020]形成于所述半导体层之上的钝化层，其中所述钝化层在与所述栅极绝缘层过孔相对应的位置处设置有钝化层过孔，且所述钝化层过孔与所述栅极绝缘层过孔相贯通，且在所述钝化层过孔和所述栅极绝缘层过孔内设置有用于将所述栅极与所述源电极、所述漏电极中的至少一个进行电性连接的电性连接部。
[0021 ] 进一步的，所述第二透明导电部与所述像素电极连为一体。
[0022]进一步的，所述阵列基板还包括:形成于所述钝化层上的公共电极。
[0023]进一步的，所述公共电极与所述电性连接部采用相同材质且通过同一次构图工艺一体成型。
[0024]进一步的，所述阵列基板包括显示区域和围设于所述显示区域周边的周边区域；
[0025]其中，所述栅极中一部分位于所述显示区域，另一部分位于所述周边区域，所述栅极绝缘层过孔设置在位于周边区域的所述栅极的上方。[0026]进一步的，所述源电极与所述第一透明导电部的形状相匹配；
[0027]所述漏电极与所述第二透明导电部的形状相匹配。
[0028]进一步的，所述阵列基板还包括栅线和数据线，其中，
[0029]所述栅线与所述栅极同层设置，且所述栅线与所述栅极的材质相同，并通过同一次构图工艺一体成型；
[0030]所述数据线与所述源电极和所述漏电极同层设置，且所述数据线与所述源电极和所述漏电极的材质相同，并通过同一次构图工艺一体成型。
[0031]一种显示装置，包括如上所述的阵列基板。
[0032]本实用新型所提供的阵列基板及显示装置具有以下优点:
[0033]与传统的TFT-LCD阵列基板相比，本实用新型的阵列基板可以降低构图工艺次数制造而成，减少制程，降低制造成本，提高产能；并且，本实用新型的阵列基板，其TFT沟道是在沉积半导体层过程中形成，与传统的TFT-LCD阵列基板采用刻蚀方式形成TFT沟道相t匕，从根本上避免了 TFT沟道不良的发生，从而大大提升产品品质。
【专利附图】
【附图说明】
[0034]图1为传统的TFT-1XD阵列基板的断面剖视图；
[0035]图2为传统的TFT-1XD阵列基板的7mask制程示意图；
[0036]图3所示为在衬底基板上通过第一次构图工艺形成栅极后的剖面图；
[0037]图4所示为在形成第一图形的衬底基板上依次沉积栅极绝缘膜、第一透明导电薄膜、源漏金属薄膜和掺杂a-si薄膜后的剖面图；
[0038]图5所示为图4的结构上涂覆了光刻胶后，并对光刻胶进行了曝光及显影处理后的剖面图；
[0039]图6所示为对图5的结构进行了第二刻蚀工艺后的剖面图；
[0040]图7所示为对图6中的光刻胶进行了灰化工艺之后的剖面图；
[0041]图8为对图7的结构进行了第三刻蚀工艺后的剖面图；
[0042]图9为图8的结构上剥离掉了剩余光刻胶后的剖面图；
[0043]图10所示为在形成第二图形的衬底基板上依次沉积a-si薄膜后的剖面图；
[0044]图11所示为图10的结构上涂覆了光刻胶后，并对光刻胶进行了曝光及显影处理后的剖面图；
[0045]图12为对图11的结构进行了第四刻蚀工艺，并剥离掉了剩余光刻胶后的剖面图；
[0046]图13所示为对图12中的结构进行第四次构图工艺后的剖视图；
[0047]图14所示为对图13中的结构进行第五次构图工艺后的剖视图；
[0048]图15所示为本实用新型所提供的阵列基板的结构剖视图。
【具体实施方式】
[0049]以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。
[0050]需要说明的是:本实用新型中所述的例如“X形成于Y上”中的“上”包含了 X与Y接触，并且X位于Y的上方的意思，本实用新型中如附图所示，将衬底基板定义为设置于最下方；本实用新型所称的构图工艺包括光刻胶涂覆、掩模、曝光、显影、刻蚀、光刻胶剥离等工艺，光刻胶以正性光刻胶为例。
[0051]以下说明本实用新型所提供的TFT-LCD阵列基板的优选实施例。
[0052]本实施例中，基板主要包括栅线、数据线、TFT和像素电极，相互垂直的栅线和数据线定义了像素单元，TFT和像素电极形成在像素单元内，栅线用于向TFT提供开启信号，数据线用于向像素电极提供数据信号。TFT为有源开关元件。
[0053]如图15所示为本实用新型的阵列基板的断面剖视图。本实用新型所提供的阵列基板设有显示区域和围设于所述显示区域周边的周边区域；如图15所示，所述阵列基板包括:
[0054]衬底基板100 ；
[0055]形成于所述衬底基板100之上的栅极200，其中栅极200 —部分位于阵列基板的显示区域，另一部分位于阵列基板的周边区域；
[0056]形成于所述栅极200之上，并覆盖整个所述衬底基板100的栅极绝缘层300，所述栅极绝缘层300上设有栅极绝缘层过孔301，且所述栅极绝缘层过孔301处于至少一部分所述栅极200的上方，优选的，所述栅极绝缘层过孔301设置在位于所述周边区域的栅极200的上方；
[0057]形成于所述栅极绝缘层300之上的像素电极400 ；
[0058]与所述像素电极400同层设置的第一透明导电部401 ；
[0059]与所述像素电极400同层设置的第二透明导电部402，所述第二透明导电部402与所述第一透明导电部401分别位于所述栅极200的两侧的位置；
[0060]设置于所述第一透明导电部401之上的源电极501 ；
[0061]设置于所述第二透明导电部402之上，并与所述源电极501同层设置的漏电极502，所述源电极501和所述漏电极502分别位于所述栅极200的两侧的位置，优选的，其中一部分所述源电极501和所述漏电极502之间处于阵列基板的显示区域形成TFT沟道区域，另一部分所述源电极501和所述漏电极502处于阵列基板的周边区域，设置所述栅极绝缘层过孔301的两侧；
[0062]分别形成于所述源电极501和所述漏电极502之上的掺杂半导体层600 ；
[0063]形成于所述掺杂半导体层600之上的半导体层700，其中所述半导体层700仅设置在显示区域的构成所述TFT沟道区域的所述漏电极502和所述源电极501相对应的位置，从而形成TFT沟道220 ；
[0064]形成于所述半导体层700之上的钝化层800，其中，所述钝化层800在周边区域内与所述栅极绝缘层过孔301相对应的位置处设置有钝化层过孔801，且所述钝化层过孔801与所述栅极绝缘层过孔301相贯通，且在所述钝化层过孔801和所述栅极绝缘层过孔301内设置有用于将所述栅极200与所述源电极501、所述漏电极502中的至少一个进行电性连接的电性连接部901。
[0065]本实施例中，优选的，如图15所示，所述第二透明导电部402与所述像素电极400连为一体。米用上述方案，第一透明导电部401、第二透明导电部402和像素电极400可以是通过同一次构图工艺由同一透明导电层经刻蚀一体成型。[0066]本实施例中，优选的，如图15所示，所述阵列基板还包括:形成于所述钝化层800之上的公共电极902。ADS面板的公共电极902也设置于阵列基板上，当然可以理解的是，对于其他类型面板，公共电极也可以不设置于阵列基板上。
[0067]本实施例中，优选的，如图15所示，所述公共电极902与所述电性连接部901采用相同材质且通过同一次构图工艺一体成型。当然可以理解的是，实际应用中，所述公共电极902与所述电性连接部901也可以是采用不同材质，并通过不同构图工艺形成，但是这样会增加制程。
[0068]本实施例中，如图15所示，所述源电极501与所述第一透明导电部401的形状相匹配；所述漏电极502与所述第二透明导电部402的形状相匹配。采用上述方案，所述源电极501可以是与位于其下方的所述第一透明导电部401通过同一次构图工艺(灰阶掩膜工艺)一体成型；所述漏电极502可以是与位于其下方的所述第二透明导电部402通过同一次构图工艺(灰阶掩膜工艺)一体成型。
[0069]此外，本实施例中，优选的，所述阵列基板还包括栅线(未示出)和数据线(未示出)，其中，所述栅线与所述栅极200同层设置，且所述栅线与所述栅极200的材质相同，并通过同一次构图工艺一体成型；所述数据线与所述源电极501和所述漏电极502同层设置，且所述数据线与所述源电极501和所述漏电极502的材质相同，并通过同一次构图工艺一体成型。
[0070]此外，需要说明的是，本优选实施例中，所述栅极200中一部分位于所述显示区域，另一部分位于所述周边区域，所述栅极绝缘层过孔301设置在位于周边区域的所述栅极200的上方。应当理解的是，在实际应用中，所述栅极绝缘层过孔301也可以设置于显示区域的部分栅极200上方。
[0071]本实用新型所提供的阵列基板，其制作方法与传统的TFT-LCD阵列基板制造方法相比，降低了构图工艺次数，本实用新型构图工艺次数是5次，减少2次制程，降低制造成本，提高产能；并且，本实用新型中，TFT沟道是在沉积半导体层过程中形成，与传统的采用刻蚀方式形成TFT沟道相比，从根本上避免了 TFT沟道不良的发生，从而大大提升产品品质。
[0072]以下说明本实用新型所提供的上述TFT-1XD阵列基板的制造方法。该方法包括:
[0073]步骤1、在衬底基板上沉积栅金属薄膜，通过第一次构图工艺形成包括栅极200的第一图形；
[0074]步骤2、在形成所述第一图形的衬底基板上依次沉积栅极绝缘膜、第一透明导电薄膜、源漏金属薄膜和掺杂a-si薄膜，通过第二次构图工艺形成包括像素电极400、源电极501、漏电极502及掺杂半导体层600的第二图形；
[0075]步骤3、在形成所述第二图形的衬底基板上沉积a-si薄膜，通过第三次构图工艺形成包括TFT沟道、半导体层700以及栅极绝缘层过孔301的第三图形，其中所述栅极绝缘层过孔301设置于与所述栅极200对应的位置；
[0076]步骤4、在形成所述第三图形的衬底基板上沉积钝化层薄膜，通过第四次构图工艺形成包括钝化层过孔801的第四图形，其中所述钝化层过孔801与所述栅极绝缘层过孔301的位置相对应；
[0077]步骤5、在形成所述第四图形的衬底基板上沉积第二透明导电薄膜，通过第五次构图工艺形成包括电性连接部901的第五图形，其中所述电性连接部901的至少一部分位于所述钝化层过孔801和所述栅极绝缘层过孔301内，并将所述栅极200与所述源电极501、所述漏电极502中的至少一个电性连接。
[0078]图3至图14依次说明了本实用新型优选实施例所提供的阵列基板的制造流程。
[0079]如图3所示为在衬底基板上通过第一次构图工艺形成栅极200后的剖面图。具体地，在衬底基板上通过第一次构图工艺形成栅极200的过程包括:
[0080]提供一衬底基板100 ；
[0081]首先，采用磁控溅射、热蒸发或其它成膜方法，在所述衬底基板100上沉积一层栅金属薄膜，其中栅金属薄膜可以是钥、铝、铝钕合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜；
[0082]其次，在所述栅金属薄膜上涂覆光刻胶；
[0083]然后，通过普通掩膜板对光刻胶进行曝光和显影处理，使得至少在栅极200对应的位置保留光刻胶；
[0084]然后，通过第一刻蚀工艺刻蚀掉暴露出的栅金属薄膜，以形成包括栅极200的第一图形；
[0085]最后，剥离剩余光刻胶，得到如图3所示的第一图形的结构。
[0086]至此，完成第一次构图工艺，在衬底基板100上形成栅极200。
[0087]需要说明的是，在第一次构图工艺中，也可以在曝光、显影处理时，在与栅线对应的位置保留光刻胶，从而可以通过第一刻蚀工艺刻蚀掉暴露出的栅金属薄膜后，形成栅线。
[0088]如图4所示为在形成第一图形的衬底基板100上依次沉积栅极绝缘膜、第一透明导电薄膜、源漏金属薄膜和掺杂a-si薄膜后的剖面图。如图5所示为图4的结构上涂覆了光刻胶后，对光刻胶进行了曝光及显影处理后的剖面图。如图6所示为对图5的结构进行了第二刻蚀工艺后的剖面图。如图7所示为对图6中的光刻胶进行了灰化工艺之后的剖面图。图8为对图7的结构进行了第三刻蚀工艺后的剖面图。图9为图8的结构上剥离掉了剩余光刻胶后的剖面图。
[0089]请结合图4至9以及图15，具体地，在衬底基板100上通过第二次构图工艺形成像素电极400、源电极501、漏电极502及掺杂半导体层600，包括:
[0090]首先，如图4所示，采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，在衬底基板100 (如玻璃基板或石英基板)上依次沉积栅极绝缘膜101、第一透明导电薄膜102、源漏金属薄膜103和掺杂a-si薄膜104，其中源漏金属薄膜103可以是钥、铝、铝钕合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。第一透明导电薄膜102可以为ΙΤ0、IZO等；
[0091]其次，如图5和图15所示，在掺杂a-si薄膜104上涂敷光刻胶1000，通过双调掩模板(半调掩膜板或灰调掩膜板)对所述光刻胶1000进行曝光及显影处理，使得所述光刻胶1000形成光刻胶完全保留区、光刻胶半保留区和光刻胶完全去除区，其中所述光刻胶完全保留区包括源电极501、漏电极502所对应的位置，所述光刻胶半保留区域对应包括像素电极400所对应的位置，所述光刻胶完全去除区对应除所述光刻胶完全保留区和所述光刻胶半保留区之外的位置，其中TFT沟道220及栅极绝缘层过孔301所对应的位置不存在光刻胶1000，处于所述光刻胶完全去除区，其中栅极绝缘层过孔优选的设置于阵列基板的周边区域，TFT沟道设置于阵列基板的显示区域；
[0092]然后，如图6、图5和图15所示，通过第二刻蚀工艺完全刻蚀掉所述光刻胶完全去除区的第一透明导电薄膜102、源漏金属薄膜103和掺杂a-si薄膜104，从而形成所述第一透明导电部401、第二透明导电部402、源电极501、漏电极502以及掺杂半导体层600，并在源电极501和漏电极502之间形成TFT沟道区域220’以及在栅极绝缘层过孔301位置处除去栅极绝缘层300上方的第一透明导电薄膜102、源漏金属薄膜103和掺杂a-si薄膜104 ;其中，可以采用干刻和湿刻结合的刻蚀方式，具体地，可以通过SF6、HCl、C12、He等气体对掺杂a-si薄膜(即N+a-Si) 104进行刻蚀，通过磷酸和硝酸的混合物制得的刻蚀剂对源漏金属薄膜103进行刻蚀，通过硫酸或过氧化物等刻蚀剂对第一透明导电薄膜102(IT0或ΙΖ0)进行刻蚀；
[0093]然后，如图7、图6和图15所示，通过灰化工艺去除所述光刻胶半保留区的光刻胶1000，暴露出所述光刻胶半保留区的掺杂a-si薄膜104，即暴露出像素电极400所对应的位置处的掺杂a-si薄膜104 ；
[0094]之后，如图8、图7和图15所示，通过第三刻蚀工艺完全刻蚀掉所述光刻胶半保留区的掺杂a-si薄膜和源漏金属薄膜，即刻蚀掉像素电极400上方的源漏金属薄膜和掺杂a-si薄膜,暴露出所述像素电极400 ；
[0095]最后，剥离剩余光刻胶1000，得到如图9所示的形成有第二图形后的结构。
[0096]至此，完成第二次构图工艺。
[0097]需要说明的是，在第二次构图工艺中，也可以曝光、显影处理时，在与数据线对应的位置处保留光刻胶1000，从而可以通过第二刻蚀工艺刻蚀掉第一透明导电薄膜102、源漏金属薄膜103和掺杂a-si薄膜104，形成数据线的图形。
[0098]如图10所示为在形成第二图形的衬底基板100上依次沉积a-si薄膜后的剖面图。如图11所示为图10的结构上涂覆了光刻胶1000后，对光刻胶1000进行了曝光及显影处理后的剖面图。图12为对图11的结构进行了第四刻蚀工艺并剥离掉了剩余光刻胶1000后的剖面图。
[0099]如图10至12所示，并结合图15，具体地，在衬底基板100上通过第三次构图工艺形成TFT沟道220、半导体层700以及栅极绝缘层过孔301，包括:
[0100]首先，如图10和图15所示，通常可以采用PECVD或其它成膜方法，沉积一层a_si薄膜201 ;本次沉积后，在数据线、源电极501和漏电极502所对应的位置，a-si薄膜201沉积在掺杂半导体层600上，在像素电极400所对应的位置，a-si薄膜201沉积在像素电极400上，在其它区域(包括TFT沟道220和栅极绝缘层过孔301所对应的位置)，a-si薄膜201沉积在栅极绝缘层300上；
[0101]然后，如图11、图10和图15所示，先在a-si薄膜201上涂覆光刻胶1000，然后通过普通掩膜板，对光刻胶1000进行曝光及显影处理，使得光刻胶1000覆盖半导体层700所对应的位置上，其它区域无剩余光刻胶1000。优选的，如图11和图15所示，光刻胶1000仅覆盖在阵列基板的显示区域的TFT沟道220及其两侧的源电极501和漏电极502所对应的位置，而在阵列基板的周边区域的栅极绝缘层过孔及其两侧的源电极501和漏电极502所对应的位置不存在光刻胶1000 ；
[0102]然后，如图12、图11和图15所示，通过第四刻蚀工艺利用刻蚀剂刻蚀掉没有光刻胶1000覆盖的a-si薄膜201，形成了半导体层700的图形，并且在所述栅极绝缘层过孔301对应的位置通过所述第四刻蚀工艺刻蚀所述栅极绝缘层300，形成了栅极绝缘层过孔301 ；其中，半导体层700形成在显示区域的TFT沟道及其两侧的源电极501和漏电极502之上，位于TFT沟道区域上的半导体层700即形成了 TFT沟道220，这样，利用a_si薄膜201沉积而不需刻蚀直接形成TFT沟道，避免由于刻蚀形成TFT沟道而产生的问题，并且，在半导体层700刻蚀完成后，可以利用刻蚀速率选择比的关系(即:利用栅极200保护层刻蚀速率远高于数据线金属刻蚀速率的工艺条件)进行栅极绝缘层300刻蚀，而不会或者较少的将数据线金属刻蚀的方式进行，从而形成栅极绝缘层过孔301 ；
[0103]最后，剥离掉了剩余的光刻胶1000，得到如图12所示的形成有第三图形后的结构。
[0104]如图13所示为对图12中的结构进行第四次构图工艺后的剖视图。具体地，通过第四次构图工艺形成钝化层800的过程包括:
[0105]首先，在整个衬底基板100采用PECVD或其它成膜方法沉积一层钝化层薄膜，形成钝化层800。钝化层薄膜可以采用SiNx、Si0x或SiOxNy的单层薄膜,或上述材料多层沉积形成的多层薄膜；
[0106]其次，在所述钝化层薄膜上涂覆光刻胶；
[0107]然后，通过掩膜板对光刻胶进行曝光和显影处理，至少在钝化层过孔801所对应的位置除去光刻胶，其中所述钝化层过孔801与所述栅极绝缘层过孔301的位置对应；
[0108]然后，通过第五刻蚀工艺刻蚀掉暴露出的钝化层薄膜，形成与所述栅极绝缘层过孔301相通的钝化层过孔801 ；
[0109]最后，剥离剩余光刻胶，得到如图13所示的形成有包括钝化层800的第四图形的结构。
[0110]如图14所示为对图13中的结构进行第五次构图工艺后的剖视图。具体地，通过第五次构图工艺形成电性连接部901的过程包括:
[0111]首先，在形成所述第四图形的衬底基板100上沉积第二透明导电薄膜，第二透明导电薄膜可以为ΙΤ0、ΙΖ0等；
[0112]其次，在所述第二透明导电薄膜上涂覆光刻胶；
[0113]然后，通过普通掩膜板对光刻胶进行曝光和显影处理，至少在所述钝化层过孔801对应的位置保留光刻胶；
[0114]然后，通过第六刻蚀工艺刻蚀掉暴露出的第二透明导电薄膜，从而在所述钝化层过孔801处形成电性连接部901 ；
[0115]最后，剥离剩余光刻胶，即得到本实用新型所提供的TFT-LCD阵列基板。
[0116]需要说明的是，对于ADS模式的阵列基板来说，在形成所述电性连接部901的同时，可以通过在曝光、显影处理时，在公共电极902所对应的位置处保留光刻胶，再经所述第六刻蚀工艺同事在钝化层800上形成公共电极902，即得到如图15所示的结构。
[0117]至此，通过5次构图制程得到本实用新型的阵列基板。
[0118]此外，本实用新型还提供了一种显示装置，其包括本实用新型所述的阵列基板。
[0119]以上所述是本实用新型的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【权利要求】
1.一种阵列基板，其特征在于，所述阵列基板包括: 衬底基板； 形成于所述衬底基板之上的栅极； 形成于所述栅极之上，并覆盖整个所述衬底基板的栅极绝缘层，所述栅极绝缘层上设有栅极绝缘层过孔，且所述栅极绝缘层过孔处于至少一部分所述栅极的上方； 形成于所述栅极绝缘层之上的像素电极； 与所述像素电极同层设置的第一透明导电部； 与所述像素电极同层设置的第二透明导电部，所述第二透明导电部与所述第一透明导电部分别位于所述栅极的两侧的位置； 设置于所述第一透明导电部之上的源电极； 设置于所述第二透明导电部之上，并与所述源电极同层设置的漏电极，所述源电极和所述漏电极分别位于所述栅极的两侧的位置，其中一部分所述源电极和所述漏电极之间形成TFT沟道区域，另一部分所述源电极和所述漏电极之间设置所述栅极绝缘层过孔； 分别形成于所述源电极和所述漏电极之上的掺杂半导体层； 形成于所述掺杂半导体层之上的半导体层，其中所述半导体层仅设置在构成所述TFT沟道区域的所述漏电极和所述源电极相对应的位置，形成TFT沟道； 形成于所述半导体层之上的钝化层，其中所述钝化层在与所述栅极绝缘层过孔相对应的位置处设置有钝化层过孔，且所述钝化层过孔与所述栅极绝缘层过孔相贯通，且在所述钝化层过孔和所述栅极绝缘层过孔内设置有用于将所述栅极与所述源电极、所述漏电极中的至少一个进行电性连接的电性连接部。
2.根据权利要求1所述的阵列基板，其特征在于， 所述第二透明导电部与所述像素电极连为一体。
3.根据权利要求1所述的阵列基板，其特征在于， 所述阵列基板还包括:形成于所述钝化层上的公共电极。
4.根据权利要求3所述的阵列基板，其特征在于， 所述公共电极与所述电性连接部采用相同材质且通过同一次构图工艺一体成型。
5.根据权利要求1所述的阵列基板，其特征在于， 所述阵列基板包括显示区域和围设于所述显示区域周边的周边区域； 其中，所述栅极中一部分位于所述显示区域，另一部分位于所述周边区域，所述栅极绝缘层过孔设置在位于周边区域的所述栅极的上方。
6.根据权利要求1所述的阵列基板，其特征在于， 所述源电极与所述第一透明导电部的形状相匹配； 所述漏电极与所述第二透明导电部的形状相匹配。
7.根据权利要求1所述的阵列基板，其特征在于， 所述阵列基板还包括栅线 ，其中， 所述栅线与所述栅极同层设置，且所述栅线与所述栅极的材质相同，并通过同一次构图工艺一体成型。
8.根据权利要求1所述的阵列基板，其特征在于， 所述阵列基板还包括数据线，其中，所述数据线与所述源电极和所述漏电极同层设置，且所述数据线与所述源电极和所述漏电极的材质相同，并通过同一次构图工艺一体成型。
9.一种显示装置，其特征在于，包括如权利要求1至8所述的阵列基板。
【文档编号】H01L27/12GK203480181SQ201320613176
【公开日】2014年3月12日 申请日期:2013年9月30日 优先权日:2013年9月30日
【发明者】李田生, 谢振宇 申请人:北京京东方光电科技有限公司