半导体装置及其制造方法
【专利摘要】本发明的半导体装置具有半导体元件以及与半导体元件电连接的金属缓冲层而构成。在本发明的半导体装置中，以金属缓冲层和半导体元件相互面接触这样的形态连接了金属缓冲层和半导体元件。此外，金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且也成为在二次安装基板与半导体元件之间具有应力缓和作用的缓冲构件。
【专利说明】半导体装置及其制造方法
【技术领域】
[0001]本发明涉及半导体装置及其制造方法。更详细而言，本发明涉及散热性优异、可靠性高的半导体装置及其制造方法。
【背景技术】
[0002]近年来，控制大电流的半导体被用在组合了汽油引擎和电动机的混合动力汽车中。此外，这种半导体伴随着仅利用电动机行驶的电动汽车的普及也被用在电动机的高输出电流控制中。
[0003]进而，作为光源进行发光的半导体(LED)由于节能且长寿命，因此被用在各种用途中。例如，除了在显示装置(液晶画面)背光灯光源、相机闪光灯用途、车载用途等用途中使用LED之外,还在各种照明用途中使用LED。
[0004]在电动汽车的发动机、高亮度LED中，半导体中流动的电流变大。然而，在施加这种大电流的严格的使用条件下有时会发生半导体的特性劣化，可能使得难以确保高电流控制的半导体封装体、LED模块的长寿命、高可靠性。例如，如果增大流经半导体的电流，则来自半导体的发热增大，由此模块、系统的内部的温度上升而可能引起劣化。例如电动机用的高输出控制半导体中所使用的高效率的GaN、SiC的效率虽为约98%程度，但约2%却成为热，在以高输出进行使用的过程中将成为问题。此外，在高亮度白色LED中，所消耗的电力之中被变换为光的只不过仅仅为25%程度，其他的直接成为热。因此，需要对半导体封装体采取散热对策，从而使用了各种散热器。
[0005]在先技术文献
[0006]专利文献
[0007]专利文献1:日本特开2009-129928号公报
[0008]专利文献2:国际公开(WO)第08/088165号公报
【发明内容】
[0009]发明要解决的课题
[0010]当前的半导体芯片的安装形态能够大致分为两种，存在“引线接合型(W/B型)”和“倒装片型(F/C型)”。“引线接合型(1作型)”如图29(幻所示，半导体芯片的电极朝向上侦牝通过与该朝上电极连接的金属引线来谋求电连接。另一方面，“倒装片型(F/C型)”如图29(b)所示，半导体芯片的电极朝向下侧，经由与该朝下电极连接的金属凸块来谋求电连接。
[0011]本申请
【发明者】们潜心研究的结果，发现:在这些安装形态中存在以下的课题。首先，“倒装片型(F/C型)”中金属凸块会成为热阻，在散热特性方面不一定能说成是优选的。具体而言，在半导体芯片中金属凸块占有的面积少(即便将占有面积估计得较大，相对于半导体芯片面也仅为约25%程度)，因此金属凸块成为限制，散热性不良。换言之，可以说在金属凸块的设置之处(安装部分)可产生发热。在这种“倒装片型(F/C型)”中，即使设为使用的是散热性高的基板，热也难以传递给基板，在现实中不能实现高的散热特性(参照图 29(b))。
[0012]另一方面，“引线接合型(W/B型)”如图29(a)所示，因为能够在半导体芯片的正下方设置散热孔等，所以在散热特性方面优选，但是在高输出控制的半导体中，在引线连接时却无法流动所需的电流，并且在高亮度LED中，LED上侧的电极(凸块)会遮挡光，从而在光取出方面不优选。如果关于“光的遮挡”来具体说明的话，则由于设置在LED芯片的上侧面的电极部的存在，能实现光取出的LED区域受到限制，光取出量被减少。此外，因为引线自身也会遮挡光，所以在这方面也成为使光取出下降的主要原因。
[0013]进一步讲，设置于半导体装置的半导体如果其发热时的热膨胀系数与周围材质的热膨胀系数不同，则可产生起因于该差的应力，作为半导体装置有可能引起不良的现象。也就是说，存在因热应力有可能损坏作为半导体装置的可靠性的顾虑。
[0014]本发明正是鉴于上述情形而完成的。S卩，本发明的主要目的在于提供满足散热特性以及电极取出双方，并且对于热应力也呈现高可靠性的半导体装置。
[0015]用于解决课题的手段
[0016]本申请
【发明者】们并非在现有技术的外延线上进行对应的，而是通过在新的方向上进行应对，由此来尝试上述目的的实现。其结果，完成了实现上述目的的半导体装置的发明。
[0017]具体而言，在本发明中提供一种半导体装置，其特征在于，构成为具有:半导体元件；和与半导体元件电连接的金属缓冲层，以金属缓冲层和半导体元件相互面接触这样的形态连接了金属缓冲层和半导体元件，而且金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且成为在二次安装基板与半导体装置(尤其是半导体元件)之间具有应力缓和作用的缓冲构件。
[0018]本发明的半导体装置的特征之一在于，金属缓冲层以与半导体元件面接触(尤其是直接接合或者面接合)的形态被电连接，由此金属缓冲层成为在二次安装基板与半导体装置之间具有应力缓和作用的缓冲构件，且成为在向二次安装基板的安装中使用的外部连接端子(外部连接端子焊盘)。
[0019]在本发明中，所谓“应力缓和作用”实质上是指减少在半导体装置中可产生的应力的作用。应力缓和作用例如意味着减少由于“半导体元件的线膨胀系数”和“二次安装基板的线膨胀系数”的差而可产生的“应力”的作用。
[0020]此外，在本发明中还提供一种用于制造上述半导体装置的方法。本发明的该制造方法包括:(i)准备半导体元件的工序；和(ii)按照与半导体元件电连接的方式形成金属缓冲层的工序，在工序(ii)中，按照金属缓冲层和半导体元件成为相互面接触的形态的方式形成了金属缓冲层，该金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且成为在二次安装基板与半导体装置(尤其是半导体元件)之间具有应力缓和作用的缓冲构件。
[0021]本发明的制造方法的特征之一在于，按照与半导体元件面接触(尤其是直接接合或者面接合)的方式直接形成金属缓冲层，由此作为在向二次安装基板的安装中使用的外部连接端子能获得具有应力缓和作用的构件。
[0022]发明效果
[0023]在本发明的半导体装置中，适当地实现“散热特性”、“电连接”以及“对于热应力而言高可靠性(缓冲特性)”(参照图1)。具体而言，起因于“半导体元件和金属缓冲层的面接触”，半导体元件中的金属层的占有面积大，因此适当地实现“高散热”和“电连接”，并且适当地起到“应力缓和作用”。
[0024]如果就“散热特性”以及“电连接”来说，在本发明中未进行经由了凸块的安装(即变为无安装、无凸块)，来自半导体元件的热经由“与金属缓冲层的面接触部”被有效率地散热。特别是，能够根据导热性高的铜等材质来形成金属缓冲层，并且能够设为“厚度大的金属缓冲层”以及/或者“在宽度方向上尺寸大的金属缓冲层”，所以能够经由该金属缓冲层而使半导体元件的热有效率地散出到外部(另外，根据需要而在金属缓冲层的形成中使用的基底由金属材质等至少呈现导热性的材料构成，而且被设得非常薄，所以热阻小到可以忽略的程度)。同样地，“厚度大的金属缓冲层”以及/或者“在宽度方向上尺寸大的金属缓冲层”也适用于流经电流的情形，特别适于流经大电流的情形。而且，在本发明的半导体装置中，成为在金属缓冲层上设有半导体元件的构造、即半导体元件的电极以及与其连接的金属缓冲层朝向下侧的面朝下构造，所以“引线的连接不良、断线等的不良状况”被避免。
[0025]如果就“对于热应力而言高可靠性”来说，根据金属缓冲层，起到在半导体装置内可产生的应力被缓和的效果。尤其是，在半导体装置被安装于二次安装基板来使用之际，与半导体元件和二次安装基板的热膨胀系数的差相伴的不良状况被避免。在该方面，因为在本发明中按照构成“面接触的形态”的方式设置金属缓冲层，所以能够有效地带来相应的缓冲作用。尤其在作为二次安装基板而使用了 “印刷基板”的情况下，半导体元件和二次安装基板的热膨胀系数的差变大，金属缓冲层的应力缓和效果可以变得明显。进而，这种金属缓冲层能够以“直接形成在半导体元件上”的比较简易的工艺来获得。尤其是，不会使工艺形态大幅变更地使形成条件比较简易地变化，从而能够在“半导体元件侧”和“二次安装基板侧”局部地改变金属缓冲层的特性，能够更适当地避免“与热膨胀系数的差相伴的不良状况”。
[0026]在发光型的半导体元件的情况下，在本发明中也可实现适当的“光取出”。具体而言，因为是面朝下构造，从而不仅能够效率良好地取出来自半导体元件的上表面侧的光，还能够将在金属缓冲层的形成中使用的基底用作反射层，通过该反射层还能够使来自半导体元件的下表面侧的光效率良好地取出。在这方面，因为在半导体元件的正下方设有“呈现高反射率的反射层”，所以能够效率良好地由反射层来反射从半导体元件发出的朝下的光，其结果能够有效利用“朝下发出的光”。也就是说，本发明的半导体装置成为不仅从半导体元件的上表面侧而且在从下表面侧取出光的方面也优选的构造。
[0027]进而，因为金属缓冲层构成了对半导体元件进行支承的支承层，所以本发明的半导体装置成为“无基板构造”。因为是该“无基板”所以可实现小型装置，并且还有助于低成本制造。此外，因为是这种形态，从而与将陶瓷基板等高散热基板用作支承体的装置相比较，还能够使装置具有挠性。
[0028]此外，本发明的装置成为可以从半导体元件直接实现布线形成的构造，并且也成为可以阵列化的构造，所以设计自由度比较高。进而，因为是“无安装、无凸块”，连接稳定性等也是良好的。
[0029]如果特别关注于本发明的制造方法，则成为“在半导体元件上直接形成金属缓冲层”的比较简易的工艺。而且，通过该简易的制造工艺而获得了满足“散热特性”、“电连接”和“对于热应力而言高可靠性”的半导体装置。除此之外，本发明的制造方法还可起到“可以从半导体芯片等半导体元件直接实现再布线形成”的效果、能够以晶片尺寸任意配置芯片或者进而能够以载体层为基础来实现半导体密封(因此，在发光型的半导体元件的情况下“发光面平滑”)等的各种有利效果。
[0030]此外，如果以发光型半导体元件的情形来特别关注本发明的制造方法，则成为“在半导体元件上直接形成金属层，并且将在该直接的金属缓冲层形成中使用的电极基底最终作为半导体装置的反射层来原样使用”的比较简易的工艺。而且，通过这种简易的制造工艺，能获得满足“散热特性”、“电连接”、“光取出”和“热应力缓冲性”的半导体装置。
【专利附图】
【附图说明】
[0031]图1是用于说明本发明的半导体装置的功能及效果的示意性剖视图。
[0032]图2是示意性地表征本发明的半导体装置的构成的剖视图(图2(A):芯片尺寸或者晶片尺寸的半导体装置(即，装置整体的宽度尺寸等于半导体元件的宽度尺寸的半导体装置)，图2(B):大致芯片尺寸或者大致晶片尺寸的半导体装置(即，装置整体的宽度尺寸大致等于半导体元件的宽度尺寸的半导体装置)，图2(C):按照从半导体元件向外侧突出的方式设置了金属缓冲层的半导体装置)。
[0033]图3是表示与二次安装基板的关系的本发明的半导体装置的示意性剖视图。
[0034]图4是用于说明本发明中的“面接触”的示意图。
[0035]图5是用于说明将金属缓冲层的材质作为比半导体元件以及二次安装基板软的材质的形态的示意性剖视图。
[0036]图6是用于说明金属缓冲层的材质(例如结晶构造)局部性不同的形态的示意性首1J视图。
[0037]图7是用于说明半导体元件侧的缓冲层区域中的平均结晶粒径小于二次安装基板侧的缓冲层区域中的平均结晶粒径的形态的示意性剖视图。
[0038]图8是用于说明金属缓冲层的材质(例如结晶构造)沿着厚度方向逐渐变化的形态的示意性剖视图。
[0039]图9是用于说明金属缓冲层通过在其母材中包含至少一种以上的粒子而构成的形态的示意性剖视图。
[0040]图10是用于说明本发明中的“直接地设置于半导体元件的金属缓冲层”的形态(按照向外侧突出的方式朝着宽度方向延伸存在的形态)的示意性剖视图。
[0041]图11是用于说明本发明中的“绝缘部”的示意性剖视图。
[0042]图12是在本发明中用于说明“设有荧光体层的形态”的示意性剖视图。
[0043]图13是本发明中用于说明“设有透镜构件的形态”的示意性剖视图。
[0044]图14是在本发明中用于说明“多芯片的形态”的示意性剖视图。
[0045]图15是在本发明中用于说明“金属缓冲层/反射层的弯曲形态”的示意性剖视图。
[0046]图16是示意性地表征了本发明的半导体装置的反射器构造的形态/构成的剖视图。
[0047]图17是示意性地表示了本发明的制造方法的工序剖视图。
[0048]图18是示意性地表示了 “工艺形态I”中的本发明的制造方法的工序剖视图。
[0049]图19是示意性地表示了利用“镀覆后通过蚀刻进行图案化的手法”来形成子缓冲层图案的形态的工序剖视图。
[0050]图20是示意性地表示了利用“抗蚀剂图案形成后进行图案镀覆的手法”来形成子缓冲层图案的形态的工序剖视图。
[0051]图21A是示意性地表示了绝缘层原料为感光性材料的情况下的绝缘层图案的形成形态的工序剖视图。
[0052]图21B是示意性地表示了绝缘层原料为感光性材料以外的情况下的绝缘层图案的形成形态的工序剖视图。
[0053]图22是示意性地表示了 “工艺形态2”中的本发明的制造方法的工序剖视图。
[0054]图23是示意性地表示了 “工艺形态3”中的本发明的制造方法的工序剖视图。
[0055]图24是示意性地表示了 “工艺形态4”中的本发明的制造方法的工序剖视图。
[0056]图25是用于说明绝缘层的形成及其图案化处理等的变更形态的示意性剖视图。
[0057]图26是示意性地表示了 “工艺形态5”中的本发明的制造方法的工序剖视图。
[0058]图27是用于说明第I绝缘部的局部区域70A的位置的示意图(从半导体元件的下侧主面观看到的图)。
[0059]图28是用于说明“关于第I绝缘部的局部区域70A的位置的变更形态”的示意性首1J视图。
[0060]图29是示意性表示了现有技术的半导体芯片的安装形态的剖视图。
【具体实施方式】
[0061]以下，详细说明本发明的半导体装置及其制造方法。此外，附图所示的各种要素只不过是为了理解本发明而示意性地表示的，应注意尺寸比、外观等可与实物有所不同。
[0062][本发明的半导体装置]
[0063]在图2㈧?(C)中示意性地表示本发明的半导体装置的构成。如图示那样，本发明的半导体装置100具有金属缓冲层10、金属缓冲层基底30以及半导体元件50而成。半导体元件50具有被设置在金属缓冲层10上的形态，且与金属缓冲层上的基底30的至少一部分相接而设置。金属缓冲层10被用作在本发明的半导体装置向二次安装基板的安装中使用的外部连接端子(例如半导体元件的电极构件)，并且被用作在二次安装基板与半导体装置之间呈现应力缓和作用的缓冲构件(参照图3)。
[0064]在本发明中，所谓“半导体元件”实质上意味着控制电流的元件或者发出光的元件，例如电流控制元件(S1、IGBT、SiC、GaN)或者发光二极管(LED)以及包含它们的电子部件。而且，在本说明书中，“半导体元件”不仅是“半导体的裸芯片(即半导体芯片)”，还可以用作表征也包含“半导体芯片被模制后的分立类型”的形态的元件。另外，作为半导体芯片，不仅是电流控制元件，还可以使用LED芯片及半导体激光芯片等。
[0065]此外，在本发明中，所谓“二次安装基板”，实质上意味着当将本发明的半导体装置视作一次基板构件之际安装该装置的另一基板。作为这种二次安装基板，能够列举例如印刷基板(印刷布线板)或陶瓷基板等。
[0066]在本发明的半导体装置100中，如图1?3所示，半导体元件50和金属缓冲层10相互面接触(尤其是直接接合或者面接合)，由此半导体元件50和金属缓冲层10相互被电连接。在此提及的“面接触”，实质上意味着各要素的主面彼此相互接触这样的形态，尤其是各要素的主面彼此在相互重合的范围内完全接触这样的形态。具体而言，是指“半导体元件的主面(下侧的主面区域)”和“金属缓冲层的主面(上侧的主面区域)”在相互重合的范围内接触这样的形态(更具体而言为它们被设置成隔着“半导体元件的电极”而重合的形态)。换言之，本说明书中所用的“面接触”，是指半导体元件以及金属缓冲层的主面区域之中相互重叠的区域彼此完全接触这样的形态(相当于图4中的“主面区域A”和“主面区域B”完全接触这样的形态)。
[0067]位于半导体元件50与金属缓冲层10之间的基底30 (更具体而言为成为用于设置“金属缓冲层”的基底的层)是薄到能够忽略热阻或电阻的层。因此，在本发明中，能够视作半导体元件50和金属缓冲层10直接(直接性)相互面接触。
[0068]基底30非常薄，相对于此，金属缓冲层10被设得较厚。例如，金属缓冲层10厚于半导体元件50。这样厚的金属缓冲层10实质上能够作为支承半导体元件50的支承层来适当地发挥功能。也就是说，位于半导体元件50的下侧的金属缓冲层10相对地较厚，且具有在与半导体元件50重合的范围内与半导体元件50完全面接触这样的形态，所以作为支撑半导体元件50的基座来发挥功能。在图2所示的形态中，虽然例示性地设有两个金属缓冲层1a和金属缓冲层10b，但是相应的金属缓冲层1a以及金属缓冲层1b分别成为在与半导体元件50重合的范围内与半导体元件50面接触这样的形态，因此它们作为支承半导体元件50的支承层来适当地发挥功能。另外，这样的较厚的金属缓冲层(1aUOb)也适于流动电流的情形，尤其是即便在使用了功率半导体的情况下也能适当地应对。
[0069]金属缓冲层10并不限定于一个，也可以设有多个。在这方面，因为金属缓冲层10可与半导体元件50的电极连接，所以也可以设置与该电极个数相应的数目的金属缓冲层10。虽然终究只是一个例示，但是在半导体元件为MOS型半导体元件(例如GaN系半导体元件)的情况下，也可以按照与其源电极、漏电极以及栅电极分别电连接的方式单独地设置金属缓冲层10。
[0070]本发明中的金属缓冲层10以与半导体元件50进行“面接触”这样的形态被设置成厚壁，所以能够使半导体元件的热经由该金属缓冲层而效率良好地向外部散出。优选这种厚壁的金属缓冲层10能够在横向上宽幅地设置，从而能够使半导体元件的热经由该金属缓冲层而效率更良好地散出。也就是说，金属缓冲层10不仅作为半导体装置的支承层来发挥功能，还作为散热器来发挥功能，因此对于半导体装置的高散热特性而特别有效地做出贡献。在此，一般而言如果半导体元件变为高温，则效率会下降，但是在本发明的半导体装置中，因为在散热特性方面优异，所以可实现效率高且性能更高的装置。在本发明中，半导体元件50也可以是功率半导体，即便是这种发热量多的功率半导体，半导体装置100也可具有优异的散热特性，所以能够适当地使用。此外，正因为是这种优异的散热特性，因此也可起到半导体元件的工作寿命提高的效果、密封树脂的热所引起的变性/变色等也能有效地防止的效果等。此外，由于金属缓冲层10和半导体元件50呈“面接触”，因此与经由引线、凸块被电连接的情况相比较，在电阻方面优异。因而，也可起到能流经更大电流的效果等。因为能够在金属缓冲层以及半导体元件中流经大电流，所以既能使半导体元件小型化又能实现更高性能的半导体装置。
[0071]金属缓冲层10的材质(母材的材质)并未特别限制，作为常规的半导体电极的材质也可以为一般的材质。例如，能够将从由铜(Cu)、银(Ag)、钯(Pd)、钼(Pt)以及镍(Ni)所组成的群之中选择的至少一种金属材料作为金属缓冲层10的主要材质来使用。然而，如果特别重视“散热特性”，则金属缓冲层10的材质优选导热性高且对散热特性有效地做出贡献的材质，因此特别优选铜(Cu)。
[0072]在本发明中，金属缓冲层10呈现“缓冲作用”，即在半导体装置中呈现应力缓和的效果。例如，如图5所示，金属缓冲层10也可以包含与“半导体元件材质”以及“二次安装基板材质”相比整体上软的材质。此外，如图6所示，金属缓冲层10也可以是其具有的材质构造局部性不同。例如，金属缓冲层10的材质构造也可以沿着层厚度的方向而不同。特别是，金属缓冲层10优选其具有的结晶粒子构造局部性不同。如图示那样，“半导体元件侧的缓冲层区域中的结晶构造”和“二次安装基板侧的缓冲层区域中的结晶构造”不同，例如也可以如图7所示那样“半导体元件侧的缓冲层区域中的平均结晶粒径”小于“二次安装基板侧的缓冲层区域中的平均结晶粒径”。如果这样使金属缓冲层10的结晶粒子构造局部性不同，则能够由金属缓冲层10来缓和起因于半导体装置(特别是半导体元件)的发热时的半导体元件的热膨胀(热膨胀率/线膨胀系数)和二次安装基板的热膨胀(热膨胀率/线膨胀系数)的差而可产生的“应力”。也就是说，通过金属缓冲层10可以提高半导体装置的“热的可靠性”。这样，在金属缓冲层10中，如果采用“位于内部侧的局部缓冲层区域的结晶构造”和“位于外部侧的局部缓冲层区域的结晶构造”相互不同这样的构造，则半导体元件和与之相接的构件的热膨胀差减少，并且母板等二次安装基板和与之相接的构件的热膨胀差减少，其结果可起到适当的缓冲作用。如果就这种形态来进行一个例示的话，则可以是“半导体元件侧的局部缓冲层区域中的平均结晶粒径”为5μπι以下(0(除O之夕卜)?5μπι)，“二次安装基板侧的局部缓冲层区域中的平均结晶粒径”为10 μ m以上(例如10 μ m?60 μ m)。
[0073]在此，所谓“半导体元件侧的缓冲层区域”，是指在金属缓冲层中相对地位于半导体元件侧的局部区域。例如，如果参照图6来进行说明，则所谓“半导体元件侧的缓冲层区域”，是指与金属缓冲层的厚度方向上的中间点/中央点相比位于上侧的局部区域。另一方面，所谓“二次安装基板侧的缓冲层区域”，是指在金属缓冲层中相对地位于外侧的局部区域。同样地，如果参照图6来进行说明，则“二次安装基板侧的缓冲层区域”是指与金属缓冲层的厚度方向上的中间点相比位于下侧的局部区域。此外，本发明所提及的“结晶粒径”，是指基于如图7所述那样的“沿着金属缓冲层的厚度方向切断出的剖面图像”而算出的结晶粒径值。例如，“结晶粒径”意味着具有与根据这种剖面图像获得的结晶粒的面积相同面积的圆的直径尺寸，“平均结晶粒径”意味着将这种结晶粒径进行数量平均(例如50个的数量平均)而算出的值。
[0074]虽然在后述会详细地进行说明，但是“局部性不同的结晶构造”能够通过金属缓冲层10的形成时的湿式镀覆的镀覆液组成或电流控制等来获得。另外，上述的“金属缓冲层中的结晶构造的局部性差异”不一定要明确地加以区分，也可以是沿着金属缓冲层的厚度方向而逐渐变化的形态。也就是说，如图8所示，也可以是结晶构造沿着厚度方向从半导体元件侧向二次安装基板侧、或者相反地从二次安装基板侧向半导体元件侧逐渐变化这样的形态。如果进行一个例示的话，则可以是平均结晶粒径沿着厚度方向从半导体元件侧向二次安装基板侧逐渐变大这样的形态。
[0075]在本发明中，金属缓冲层10可以通过在其母材中包含至少一种以上的粒子15而构成，即便如此，金属缓冲层10也能够有效地呈现缓冲作用(参照图9)。也就是说，通过使金属缓冲层10含有(或者分散)粒子，从而能够缓和起因于半导体装置的发热时的半导体元件的热膨胀和二次安装基板的热膨胀的差而可产生的“应力”。例如，金属缓冲层10中包含的粒子可以为金属粒子。在该情况下，优选金属粒子由与母材材质不同的材质构成，例如优选主要包含从由银(Ag)、钯(Pd)、钼(Pt)、镍(Ni)以及铜(Cu)所组成的群之中选择的至少一种金属材质。此外，金属缓冲层10中包含的粒子也可以为绝缘性粒子(例如满足热膨胀和散热性的绝缘物粒子)。例如，绝缘性粒子也可以包含与母材材质不同的材质，主要包含从由陶瓷的氧化物、硅化物以及氮化物所组成的群之中选择的至少一种金属材质。另外，如果就金属缓冲层10的母材来说，则例如可以由镀覆层构成，例如铜镀覆层。在这种包含粒子的形态下，金属缓冲层10中的粒子含有率也可局部性不同。例如，金属缓冲层10的粒子含有率可以沿着层厚度的方向而不同。通过使粒子含有率局部性不同，从而能够更有效地缓和起因于半导体装置(特别是半导体元件)的发热时的半导体元件的热膨胀和二次安装基板的热膨胀的差而可产生的“应力”。如果进行一个例示的话，则优选在与缓冲层母材相比“粒子材质的线膨胀系数”比较接近“半导体元件的线膨胀系数”的情况下，“半导体元件侧的局部缓冲层区域中的粒子含有率a”大于“二次安装基板侧的局部缓冲层区域中的粒子含有率b ” (例如，粒子含有率a比粒子含有率b大至少5 %，优选大至少10 %，更优选大20%)。另外，在此提及的“粒子含有率”表示粒子占金属缓冲层整个体积的体积比例(百分率)。简而言之，基于沿着金属缓冲层的厚度方向而切断出的剖面图像，可以将粒子的总剖面积占金属缓冲层的剖面区域的比例视作“粒子含有率”。
[0076]与上述的“不同的结晶构造”同样地，在金属缓冲层中粒子含有率不一定要局部地明确加以区分。也就是说，也可以是粒子含有率沿着金属缓冲层的厚度方向逐渐变化的形态。如果进行一个例示的话，则可以是粒子含有率沿着厚度方向从半导体元件侧向二次安装基板侧逐渐变小。
[0077]本发明中的金属缓冲层10比较厚，因此易于起到应力缓和的“缓冲作用”，并且有效地贡献于支承功能以及散热器功能等。例如，金属缓冲层10不仅比基底30厚，还比半导体元件50厚。如果具体地例示，则金属缓冲层10的厚度优选为30?500 μ m程度，更优选为35?250 μ m程度，进一步优选为100?200 μ m程度。
[0078]被设于金属缓冲层10的表面区域的基底30定位于半导体元件50的正下方。因此，在为发光型的半导体元件的情况下，基底30作为反射层来发挥作用，由此能够使得从半导体元件50发出的朝下的光有效率地反射。也就是说，能够使“朝下发出的光”朝向上方。这意味着，由于半导体元件正下方的基底30的存在，发光效率得以提高，其结果半导体装置变为更高的亮度。尤其当金属缓冲层10在横向上宽幅地设置的情况下，反射层不仅设置在半导体元件50的正下方，还在其周围呈宽范围地设置，从而可实现更优选的发光效率。
[0079]金属缓冲层的基底30的材质并未特别限制，例如可以是从由Ag(银)、Al (铝)、Al 合金、Au(金)、Cr(铬)、Ni(镍)、Pt(钼)、Sn(锡)、Cu(铜)、W(钨)以及 Ti (钛)等所组成的群之中选择的至少一种金属材质。其中，因为基底30具有作为用于形成金属缓冲层10的基底层的功能，所以如果特别重视该点，则优选包含从由Ti(钛)、Cu(铜)以及Ni(镍)等所组成的群之中选择的金属而成。另一方面，如果特别重视高反射特性，则基底30优选包含从由Ag(银)以及Al (铝)等所组成的群之中选择的金属而成。这种基底30并不限于由单一层构成的形态，也可以是由多个层构成的形态。例如，也可以是基底30由Ti薄膜层和Cu薄膜层构成的形态，在该情况下附图中(例如，如果以图2所示的上下方向作为基准的话)Ti薄膜层相当于“上侧层”，Cu薄膜层相当于“下侧层”。
[0080]虽然是与“半导体元件和金属缓冲层的直接面接触”关联的事项，但是基底30可具有非常薄而达到热阻/电阻实质上能够忽略的厚度，例如毫微级别的厚度。虽然只是例示，但基底30的厚度可非常薄而达到100?500nm程度(根据反射层材质的种类而可为10nm?300nm程度)，因此基底30构成薄膜层。这样，因为基底30非常薄，所以在本发明中，能够视为半导体元件50和金属缓冲层10直接面接触。
[0081]本发明中的半导体元件50可以为半导体的裸芯片即半导体芯片，或者也可以为半导体芯片被模制后的分立类型。半导体芯片等能够使用在一般的半导体封装体中采用的种类，其具体种类等只要根据作为半导体装置的半导体封装体的用途来酌情选择即可。如果就半导体元件50 (例如半导体芯片)的个数来说，并不限定于“单个”，也可以为“多个”。也就是说，本发明的半导体装置100不仅是图2所示那样的“单芯片”的形态，以“多芯片”的形态也可实现。
[0082]本发明的半导体装置100因为是“半导体元件50和金属缓冲层10的相互的面接触”，因此来自半导体元件50的热被适当地散热。也就是说，因为是直接接合/面接合，因此在半导体元件50的主面中金属缓冲层10所占的面积大，散热特性优异。例如，在半导体元件50的下侧主面中金属缓冲层10 (在其被设置多个的情况下是指该所有金属缓冲层)所占的面积的比例为40%以上，优选为50?90%，更优选为70?90%。这样，因为“面接触”而金属缓冲层的占有面积大，所以在本发明中“半导体元件和金属缓冲层的连接部”的热阻不会变为装置整体的热阻的限制，因此散热性变得良好。此外，金属缓冲层因为厚度大，所以即便在该点上散热性也得以提高，可更适当地起到热冲击时的缓冲作用。换言之，在本发明中，不进行经由了凸块的半导体元件的安装等，对于半导体元件而成为直接的缓冲构件的构成，所以可以说能实现高的散热特性。
[0083]为了实现更高的散热特性以及/或者更高的支承功能，金属缓冲层10优选宽度方向尺寸变大。尤其是，如图10所示，优选金属缓冲层(1aUOb)被设置成从半导体元件50向外侧突出。换言之，优选金属缓冲层1a以及金属缓冲层1b不仅朝着半导体元件50的下方区域还分别朝着其外侧区域在横向/宽度方向上延伸存在。在具有这种形态的金属缓冲层10中，支撑半导体元件50的支承功能进一步提高。此外，这种在横向/宽度方向上延伸存在的金属缓冲层10中，尤其是能够使来自半导体元件50的热不仅朝着下方散出还朝着横向散出，因此作为装置整面观看时的热阻被进一步减少。此外，通过这种在横向上宽幅地设置，从而也可更适当地起到应力缓和作用。另外，因为金属缓冲层过于“突出”会阻碍装置的小型化，所以突出部分的大小可通过“支承功能/散热特性”/ “应力缓和效果”和“小型化”的兼顾等来酌情决定(虽然终究只是例示，但如果列举一个例子的话，则在以金属缓冲层的宽度大小观看的情况下可以是其一半以上从半导体元件“突出”的形态)。如果以图2(C)进行例示，则在金属缓冲层中可以是“从半导体元件向外侧突出的部分的宽度大小W/’为“位于半导体元件的下方的部分的宽度大小V’以上。
[0084]在本发明的半导体装置中优选设有“绝缘部”。具体而言，如图11(a)?11(c)所示，优选在金属缓冲层10的周围设有第I绝缘部70，在半导体元件50的周围设有第2绝缘部72。如图示的形态可知，在设有第I绝缘部70的情况下，金属缓冲层10与第I绝缘部70 一起构成了支承层。此外，第I绝缘部70也设置在金属缓冲层1a与金属缓冲层1b之间，其结果也可还具有对相应的金属缓冲层1a和金属缓冲层1b之间进行绝缘的功能。另一方面，第2绝缘部72如图示的形态可知，可作为用于将半导体元件50与外部环境隔离或者保护的密封层/密封构件、以及支承层来发挥功能(尤其参照图11(b))。
[0085]第I绝缘部70以及第2绝缘部72的材质只要是提供绝缘性的材质，便可以是任何种类的材质，例如可以为树脂。例如，也可以为环氧系树脂、硅酮系树脂。如果特别关于第2绝缘部72来说，则当重视光的取出时，优选由透明树脂构成，因此第2绝缘部72优选由例如透明环氧树脂、透明硅酮树脂构成。此外，鉴于耐光性、耐热性，例如也可以是有机无机的混合材料、无机材料。例如，第I绝缘部70以及第2绝缘部72的材质也可以是无机玻璃密封材料等。
[0086]第I绝缘部70如图11 (a)以及11 (b)所示，优选在金属缓冲层1a和金属缓冲层1b之间的区域、或这些金属缓冲层的周围被设置为与该金属缓冲层相接，厚度可以是与金属缓冲层的厚度相同的程度。作为某一个适当形态，如图11(a)以及11(b)所示，第I绝缘部70可以其上表面与基底30的上表面成齐平状态这样的形态来设置。第2绝缘部72同样如图11(a)以及11(b)所示，优选被设置为按照包围半导体元件50的周围的方式与半导体元件50相接，厚度可以是与半导体元件50相同的程度。
[0087]在为发光型的半导体元件的情况下，也可另行设置后述的荧光体层80等。在该情况下，第2绝缘部72也可以其上表面与半导体元件30的上表面成齐平状态这样的形态来设置(参照图11(a))。另外，在第2绝缘部72还作为荧光体层来发挥功能的情况下(即，第2绝缘部72包含例如树脂成分以及/或者无机材料成分和荧光体成分而成的情况下)，也可按照第2绝缘部72将半导体元件30包入的方式形成得较厚(参照图11 (b))。
[0088]本发明的半导体装置在“微细绝缘膜”这一点上也可具有特征。具体而言，设置在金属缓冲层1a与金属缓冲层1b之间的“局部的第I绝缘部70A”如图11 (c)所示那样，由“窄幅部分70A1”和“宽幅部分70A2”这两个区域部分构成。由此，既能防止金属缓冲层1a与金属缓冲层1b之间的短路，又能使金属缓冲层具有较大的厚度，进而不仅有助于大电流/高散热性的实现还可有助于更优选的应力缓和效果的实现。也就是说，在本发明中，因为“面接触”而金属缓冲层的占有面积大，所以相应的金属缓冲层1a和金属缓冲层1b之间的距离变窄，可以说成易于引起短路的构造，但是为了适当地避免该情形而设有“宽幅部分70A2”。换言之，可以说通过第I绝缘部70A中的“宽幅部分70A2”来拉宽金属缓冲层1a和金属缓冲层1b之间的距离，以防止短路。虽然终究只是一例，但是也可以“窄幅部分70A1”的宽度大小α (参照图11(c))为20 μ m?70 μ m程度，宽幅部分70Α2的宽度大小β (参照图11(c))为100 μ m以上(另外，宽幅部分的宽度大小的上限值并不特别限制，但是也可以为500 μ m程度)。
[0089]在半导体元件为发光型的情况下，也可以根据需要来设置适当的荧光体层。例如，如图12(a)以及12(b)所示，也可以在第2绝缘部72之上设置荧光体层80。更具体而言，如图示那样，也可以按照覆盖半导体元件50的上侧主面的方式将荧光体层80设置于第2绝缘部72上。荧光体层80的材质只要是接受来自半导体元件50的光并发出所期望的颜色的光的材质，则并没有特别限制。也就是说，只要通过与来自半导体元件50的光/电磁波的兼顾来决定荧光体层80的荧光体种类即可。例如在将半导体装置作为照明等白色LED封装体来使用的情况下，只要荧光体层80包含通过从半导体元件50发出的蓝色发光而显色为黄色系的荧光体，则能够获得明亮的白色。此外，在从半导体元件50发出的电磁波为紫外线的情况下，也可以使用通过该紫外线而直接发出白色的荧光体。另外，在第2绝缘部72例如包含树脂成分以及/或者无机材料成分等的绝缘成分和荧光体成分而构成的情况下，因为第2绝缘部72不仅具备半导体元件的密封功能还兼具荧光层功能，所以不特别需要另行设置荧光体层80。
[0090]本发明的半导体装置100在为发光半导体元件的情况下，既能够作为“具有光的指向性的装置”来实现，或者也能够作为“不具有光的指向性的装置”来实现。作为具有指向性的装置，例如优选如图13(a)以及(b)所示那样具有透镜构件90。如图示那样，并不限于透镜形状部为“单一”的形态(图13(a)的形态)，也可以为“多个”(图13(b)的形态)。另外，第2绝缘部72、荧光体层80也可以为具有透镜形状的形态。
[0091]本发明的半导体装置100不仅作为图1?3等所示那样的半导体元件50为单一的“单芯片”的形态，还能如例如图14(a)以及(b)所示那样作为具备多个半导体元件50的“多芯片”的形态来实现。也就是说，能够通过阵列化来实现“多芯片”的形态的半导体装置100。
[0092]进而，在本发明的半导体装置100中，也可以具有以下那样的形态。
[0093](缓冲电极构件/基底电极构件的弯曲形态)
[0094]在图15(a)?(d)中示出“金属缓冲层/基底的弯曲形态”。如图示那样，在该形态中具有金属缓冲层10(特别是其上表面)以及反射层30(基底)已弯曲的形态。在图15(a)中，金属缓冲层10及其基底30按照中央部分Al (半导体元件区域)略微隆起的方式弯曲。在图15(b)中，金属缓冲层10及其基底30按照大部分凹陷而中央部分A2(半导体元件区域)略微隆起的方式弯曲。如果以另一观点出发，则可以说图15(b)的形态是位于更外侧的金属缓冲层10的厚度变大的形态。在图15(c)中，金属缓冲层10及其基底30按照中央部分A3 (半导体元件区域及其附近区域)略微凹进的方式弯曲。该形态也同样地，可以说成是位于更外侧的金属缓冲层的厚度变大的形态。而且，在图15(d)中，具有从图15(c)的形态之中去除P部分的绝缘层这样的形态。即便是这种图15(a)?(d)所示的形态，也可适当地实现“散热特性”、“电连接”和“应力缓和”。
[0095](反射器构造的形态)
[0096]在图16中示出具有反射器构造的本发明的半导体装置100的形态。反射器形态可相当于上述金属缓冲层/基底的弯曲形态的变更形态，金属缓冲层10(特别是其一部分)以及基底30按照大幅凹陷的方式弯曲，在其凹陷的区域被定位了半导体元件50。即便是该反射器形态，也可适当地实现“散热特性”、“电连接”和“应力缓和”。值得一提的是，因为是“反射器”，因此通过半导体元件50的周围的基底30(特别是因为成为了基底30还存在于比发光半导体的发光面高的水平的形态)，能够有效率地反射来自半导体元件50的光，在该点上“光取出特性”可得以提高。进而，在反射器构造的半导体装置中，还可起到“进一步的高密度(小型装置)”、“进一步的高热传导”以及“更简易的制造工艺”等的效果。
[0097][本发明的半导体装置的制造方法]
[0098]下面，关于本发明的半导体装置的制造方法进行说明。在图17(a)?(d)中示意性地表示与本发明的制造方法关联的工艺。本发明的制造方法，首先作为工序(i)，如图17(a)所示那样准备半导体元件50。所准备的半导体元件50优选成为对于在下一二序中进行的缓冲层形成/及其基底形成而言期望的元件。例如，在工序(i)中，作为半导体元件50而准备“在半导体元件的至少主面侧设有绝缘层的半导体元件”。虽然终究只是一例，但是可将半导体元件50如图17(a)所示那样作为被埋设于绝缘层的形态来准备。然后，作为工序(ii)，在半导体元件50上形成金属缓冲层10 (若更具体来说，则对于半导体元件50实施直接金属化(例如实施Cu直接金属化)。在该工序(ii)中，首先如图17(b)所示，将用于形成金属缓冲层的基底30形成在半导体元件50上(特别是形成为覆盖半导体元件的主面的一部分)，而后如图17(c)所示，按照隔着该基底30而与半导体元件50面接触的方式形成金属缓冲层10。通过经以上的工序(i)以及工序(ii)而能够获得本发明的半导体装置100 (参照图17(d))。
[0099]在半导体元件为发光型的情况下，如图17(d)所示，能够将在缓冲层形成中使用的基底30作为半导体装置100的反射层来利用。
[0100]在本发明的制造方法中，成为“在半导体元件上直接形成缓冲构件”这样的比较简易的工艺，通过这种简易的制造工艺能够获得满足“散热特性”、“电连接”和“应力缓和”的半导体装置。如果尝试特别关注于制造工艺的话，则可以说通过设置基底30而能够使得半导体元件缓冲电极构件10更厚且密接力更良好地形成。
[0101]优选缓冲层基底30的形成利用干式镀覆法来进行，金属缓冲层10的形成利用湿式镀覆法来进行。因此，优选将缓冲层基底30作为干式镀覆层，将金属缓冲层10作为湿式镀覆层。在利用干式镀覆法来形成缓冲层基底、利用湿式镀覆法来形成金属缓冲层的情况下，并且在半导体元件为发光型的情况下(即，将缓冲层基底作为反射层来使用的情况下)，本发明优选包含以下的形态。
[0102]相对于半导体元件而直接地形成干式镀覆的基底层，以及在该基底层上形成宽幅的湿式镀覆的金属缓冲层。干式镀覆的基底层作为被定位于半导体元件正下方的反射层来使用，湿式镀覆的金属缓冲层(以及干式镀覆的反射层)作为发光元件的支承层来使用。
[0103]干式镀覆法包含真空镀覆法(PVD法)和化学气相镀覆法(CVD法)，真空镀覆法(PVD法)还包含真空蒸镀、溅射以及离子镀等而成。另一方面，湿式镀覆法包含电镀法、化学镀覆法以及熔融镀法等而成。作为某适当的一形态，在本发明的制造方法中，可以利用溅射来形成基底30，利用电镀法(例如电解镀覆)来形成金属缓冲层10。
[0104]采用电镀法的金属缓冲层10的形成可以通过随时间改变镀覆液组成来进行。从而，在“与半导体元件侧相接的局部缓冲区域”和“位于外部侧的局部缓冲区域”中能够相互改变结晶构造。例如作为用于形成金属缓冲层10的电镀法，可以进行所谓的“硫酸铜镀覆(使用包含硫酸铜、硫酸、氯镀覆、添加剂而成的镀覆液的镀覆)”，通过使用该镀覆液的添加剂(如果进行一个例示的话，则为“包含不饱和脂肪族化合物而成的添加剂”)，并且通过使浓度发生变化，从而能够使“与半导体元件侧相接的局部缓冲区域”和“位于外部侧的局部缓冲区域”的结晶构造相互改变。此外，通过使镀覆处理时的电流值发生变化，从而也能够使得“与半导体元件侧相接的局部缓冲区域”和“位于外部侧的局部缓冲区域”的结晶构造相互改变。进而，在电镀法中也可进行使电流的极性反转的脉冲控制，由此也能够局部性地改变结晶构造。在该情况下，如果相对于正极的脉冲而减小负极的脉冲的比例，则能够减小缓冲区域的结晶粒径(平均缓冲粒径)，另一方面，如果相对于正极的脉冲而增大负极的脉冲的比例，则能够增大缓冲区域的结晶粒径(平均缓冲粒径)。例如，如果以反复执行“在正I1安培下施加T1Hisec以及在负I2安培下施加T2mSec”的情况为例，则“I2XT2”相对于“IiXT/’之比(即(I2XT2V(I1XT1)的值)越小，则越能减小缓冲区域的结晶粒径(平均缓冲粒径)，另一方面该比((I2XT2V(I1XT1)的值)越大，则越能增大缓冲区域的结晶粒径(平均缓冲粒径)。因此，在镀覆处理的前半段，相对于正极的脉冲而相对地较小负极的脉冲的比例，由此能够减小半导体元件侧的缓冲层区域中的平均结晶粒径，另一方面，在镀覆处理的后半段，相对于正极的脉冲而相对地增大负极的脉冲的比例，由此能够增大二次安装基板侧的缓冲层区域中的平均结晶粒径。
[0105]在使金属缓冲层10含有粒子的情况下，只要预先使粒子分散于镀覆液中即可。也就是说，以在镀覆液中分散有金属粒子的状态来进行析出处理，从而能够获得“含有粒子的金属缓冲层”。例如，也可一面使分散有粒子的镀覆液向镀覆面射流，一面进行镀覆处理。作为分散于镀覆液中的粒子，可以是包含与缓冲层的母材(即镀覆层材质)不同的材质的粒子(例如银粒子、钯粒子、钼粒子、镍粒子以及铜粒子)，或者也可以是绝缘性粒子(陶瓷氧化物粒子、硅化物粒子、氮化物粒子)。如果增多镀覆液中含有的粒子，则能够增大缓冲层区域中的粒子含有率，另一方面，如果减少镀覆液中含有的粒子，则能够减小缓冲层区域中的粒子含有率。也就是说，在形成半导体元件侧的缓冲层区域之际，只要预先使镀覆液中含有相对多的粒子，则能够增大相应的局部区域中的粒子含有率，另一方面，在形成二次安装基板侧的缓冲层区域之际，只要预先使镀覆液含有相对少的粒子，则能够减小相应的局部区域中的粒子含有率。另外，在某适当的形态下，因为镀覆液中的粒子随时间被不断取入到镀覆层(所形成的缓冲层)，所以可按照镀覆含有率逐渐变小的方式形成局部缓冲层区域。
[0106]在此，成为镀覆层的基底的部分30并不限于作为单一层来形成，也可以作为多个层来形成。例如，作为基底30，可以通过溅射来形成Ti薄膜层和Cu薄膜层(更具体而言可以在形成了 Ti薄膜层之后再形成Cu薄膜层)。在该情况下，优选通过Cu电解镀覆而在该2层构造的溅射层上形成金属缓冲层10。
[0107]本发明的制造方法能够以各种工艺形态来实施。以下对此进行说明。
[0108](工艺形态I)
[0109]在图18(a)?(g)中示意性地表示“工艺形态I”的工序剖视图。该形态是以半导体晶片作为基础来实施半导体装置的制造的工艺。首先，如图18(a)以及(b)所示，在半导体晶片50’的主面上形成密封层72’。密封层72’能够通过旋涂法或刮刀法等将密封原料涂敷在半导体晶片的主面上之后实施热处理来设置，或者也能够通过在半导体晶片上贴合密封薄膜等来设置。然后，如图18(c)所示，通过例如溅射等干式镀覆法来形成缓冲层基底30。然后，如图18(d)所示，隔着缓冲层基底30而在半导体晶片50’上直接形成子缓冲层图案10’。该子缓冲层图案10’的形成如图19所示能够通过“镀覆后通过蚀刻进行图案化的手法”来进行。具体而言，如图示那样，通过电镀(例如电解Cu镀覆)而在缓冲层基底的整个面上形成金属层(例如铜层)。
[0110]该金属层的形成，如上所述，既可以通过随时间改变镀覆液组成来进行，或者也可以使粒子分散于镀覆液中的状态来进行。例如，可使电解铜镀覆液随时间连续地变化。此夕卜，通过使例如钨粒子分散于电解铜镀覆液中，一面向镀覆面射流镀覆液一面进行镀覆处理，从而能够在金属层中埋入钨粒子。同样地，通过取代金属粒子而使氧化铝粒子等陶瓷粒子分散于电解铜镀覆液中，从而也能够在金属层中埋入陶瓷粒子。
[0111]在基底之上形成了金属层之后，通过液状抗蚀剂旋涂/干膜抗蚀剂层压等来形成抗蚀剂。然后进行掩模曝光/显影，接下来实施抗蚀剂显影、金属层的蚀刻处理以及抗蚀剂剥离，最终将金属图案作为掩模来对基底进行蚀刻处理。作为另一手法，如图20所示，也可通过“抗蚀剂图案形成后进行图案镀覆的手法”来形成子缓冲层图案10’。具体而言，如图示所示，通过液状抗蚀剂旋涂/干膜抗蚀剂层压等形成了抗蚀剂之后，实施掩模曝光/抗蚀剂显影，接着进行图案镀覆(例如电解Cu图案镀覆)。接下来，将抗蚀剂剥离，最终将金属图案作为掩模来对基底进行蚀刻。
[0112]在形成子缓冲层图案10’之后，如图18(e)所示形成绝缘层图案70’。如图示那样，优选按照相邻的两个子缓冲层10’之间的空间被绝缘层70’填满的方式，横跨相邻的两个子缓冲层10’来形成绝缘层70’。在绝缘层原料由感光性材料构成的情况下，如图21A所示，利用旋涂/刮刀等将绝缘层原料进行整面涂敷之后，或者通过粘合绝缘层薄膜等来设置之后，进行掩模曝光/显影，从而能够形成绝缘层图案70’。此时，感光性既可以为负片型也可以为正片型。另一方面，在绝缘层原料由感光性材料以外的材料构成的情况下，如图21B所示，使用印刷法等直接地进行图案印刷，从而能够形成绝缘层图案70’。
[0113]在形成绝缘层图案70’之后，如图18(f)所示，按照与子缓冲层图案10’一体地接合的方式形成第2子缓冲层图案10”。该第2子缓冲层图案10”能够通过与如上述那样的第I子缓冲层部的形成同样的电解镀覆来形成。此外，第2子缓冲层部图案10”的形成能够通过上述那样的“镀覆后通过蚀刻进行图案化的手法”或者“抗蚀剂图案形成后进行图案镀覆的手法”来进行。
[0114]这样，将金属缓冲层10的形成分为第I子缓冲层10’的形成和第2子缓冲层10”的形成这两个阶段来实施，且在“第I子缓冲层10’的形成”与“第2子缓冲层10”的形成”之间实施绝缘层70’的形成(图18(d)?(f))。由此，能够由“窄幅部分”和“宽幅部分”这两个区域部分来适当地构成设置在半导体的各个电极部之间的“绝缘部的局部区域”(参照图18(f))。另外，如果就分为两个阶段的金属缓冲层10的形成来说，则可以是最初形成的第I子缓冲层10’的厚度大于其后形成的第2子缓冲层10”的厚度这样的形态。
[0115]最终，如图18(g)所示，按照由第I子缓冲层10’和第2子缓冲层10”构成的各缓冲层10 (位于两端/最外侧的缓冲层部分除外)分别被分割为两个的方式进行切断操作。由此，最终能够获得图18的最下部所示那样的半导体装置100 (在半导体元件为发光型的情况下，基底30能够作为反射层来利用)。
[0116]此外，在如本工艺那样使用半导体晶片来进行制造的情况下，由于进行图18(g)所示那样的切断，从而各个金属缓冲层具有朝着横向延伸存在这样的形态)。因为本工艺根据半导体晶片来形成各种要素，所以能够以半导体的干净的面(?平坦面)为起点来制作，具有在该点上可实现优选工艺的特征。
[0117](工艺形态2)
[0118]在图22(a)?(h)中示意性表示“工艺形态2”的工序剖视图。该形态是以半导体芯片为基础来进行半导体装置的制造的工艺。首先，如图22(a)所示，在载体薄膜85上相互隔开间隔而配置多个半导体芯片50。然后，如图22(b)所示，按照覆盖半导体芯片50的方式在载体薄膜85上形成密封层72’ (特别是在发光型的半导体元件的情况下为光透过性密封层)。而且，如果在形成密封层72’之后将载体薄膜85剥离，则如图22(c)所示，能够获得被埋设在密封层72’内的半导体芯片50 (即，能够准备“至少主面侧设有密封层的半导体元件”)。特别是，可获得以相互成为“齐平”这样的形态被埋设在密封层72’内的半导体元件50。
[0119]接下来，如图22(d)所示，通过例如溅射等干式镀覆法来形成金属缓冲层的基底30(另外，因为是上述“齐平”，因此作为溅射层的基底30能够以一定的厚度均匀且适当地形成)。然后，如图22(e)所示，隔着该基底30而在半导体芯片50上直接形成子缓冲层图案 10，。
[0120]该子缓冲层图案10’能够通过在工艺形态I中如上述那样的“镀覆后通过蚀刻进行图案化的手法”或者“抗蚀剂图案形成后进行图案镀覆的手法”来形成。在形成子缓冲层图案10’之后，如图22(f)所示那样形成绝缘层图案70’。如图示那样，优选按照相邻的两个子缓冲层10’之间的空间被绝缘层70’填满的方式，横跨相邻的两个子缓冲层10’来形成绝缘层70’。该绝缘层图案70’的形成能够通过在工艺形态I中参照图21A或者图21B所说明过的那样的手法来进行。在形成绝缘层图案70’之后，如图22(g)所示，按照与子缓冲层图案10’ 一体地接合的方式形成第2子缓冲层图案10”。该第2子缓冲层图案10”的形成能够通过与上述那样的第I子缓冲层的形成同样的电解镀覆来形成。该第2子缓冲层图案10”的形成也能够通过上述那样的“镀覆后通过蚀刻进行图案化的手法”或者“抗蚀剂图案形成后进行图案镀覆的手法”来进行。
[0121]另外，关于子缓冲层图案10’、10”，如上述那样，可以局部地改变结晶构造，或者可以含有粒子。在该点上，既可以按照每个子缓冲层图案来改变结晶构造或粒子含有率，或者也可以将两个子缓冲层图案10’、10”作为整体而视作一个构件来改变结晶构造或粒子含有率。
[0122]此外，即便是该工艺形态2，也如上述那样，将金属缓冲层的形成分为第I子缓冲层10’的形成和第2子缓冲层10”的形成这两个阶段来实施，且在“第I子缓冲层10’的形成”与“第2子缓冲层10”的形成”之间实施了绝缘层的形成(参照图22(e)?(g))。由此，能够由“窄幅部分”和“宽幅部分”这两个区域部分来适当地构成设置在各个缓冲层之间的“绝缘部的局部区域”(参照图22(g))。另外，在工艺形态2中，由第I子缓冲层10’和第2子缓冲层10”构成的各缓冲层10如图示那样，优选以从各半导体芯片50向其外侧突出这样的形态来形成。
[0123]最终，如图22(h)所示，执行以半导体芯片50为单位被分割的切断操作。由此，能够获得图22的最下部所示那样的半导体装置100 (在为发光型的半导体元件的情况下，能够将电极构件基底30作为发光装置的反射层来利用)。
[0124](工艺形态3)
[0125]在图23(a)?(g)中示意性地表示“工艺形态3”的工序剖视图。该形态相当于上述的工艺形态2的变更形态。首先，如图23(a)所示，在载体薄膜85上相互隔开间隔而配置多个半导体芯片50。然后，在相邻的半导体芯片50之间形成绝缘膜72’ (例如无机绝缘膜)。如图示那样，优选按照与半导体芯片50成齐平的方式形成绝缘膜72’。该绝缘层图案72’的形成能够通过在工艺形态I中参照图21A或者图21B所说明过的那样的手法来进行。接下来，在为发光型的半导体元件的情况下，如果在半导体芯片50以及绝缘层图案72’上形成了荧光体层80之后(参照图23(b))将载体薄膜85剥离，则能够以图23(c)所示那样的形态来准备半导体元件50。
[0126]以后，与上述的工艺形态2同样地形成金属缓冲层的基底30、子缓冲层图案10’、绝缘层70’以及第2子缓冲层图案10”并实施切断处理(参照图23(d)?(g))。由此，最终能够获得图23的最下部所示那样的半导体装置100。另外，取代“在相邻的半导体芯片50之间形成绝缘膜72’ ”，在为发光型的半导体元件的情况下、且按照覆盖半导体芯片50的方式在载体薄膜85上形成包含荧光体成分而成的绝缘层的情况下，能够获得具有图23的最下部右下那样的形态的半导体装置100 (也就是说，能够获得在上述[本发明的半导体装置]中说明过的“第2绝缘部包含荧光体成分而成的半导体装置”)。
[0127](工艺形态4)
[0128]在图24(a)?(g)中示意性地表示发光型的半导体元件的情况下的“工艺形态4”的工序剖视图。该形态也相当于上述的工艺形态2的变更形态。首先，在载体薄膜85上形成了荧光体层80之后，在该荧光体层80上相互隔开间隔而配置多个半导体芯片50(参照图24 (a))。然后，如图24 (b)所示，按照覆盖半导体芯片50的方式在荧光体层80上形成绝缘层72’(特别是感光性材料层)。接下来，如图24(c)所示，对绝缘层72’实施图案形成处理。如图示那样，优选进行在相邻的半导体芯片50之间保留绝缘层72’那样的图案形成处理。这种图案处理能够通过在工艺形态I中参照图21A所说明过的那样的手法来进行。
[0129]以后，与上述的工艺形态2同样地形成金属缓冲层的基底30、子缓冲层图案10’、绝缘层70’以及第2子缓冲层图案10”，并实施切断处理(参照图24(d)?(g))。由此，最终能够获得图24的最下部所示那样的半导体装置100。另外，该工艺形态因为通过向载体薄膜面上的涂敷或者粘附来形成荧光体层，所以能够以“平面”来适当地设置荧光体层(在现有技术的半导体封装体中，因为一般在进行单片化之后再设置荧光体层，所以可以说在该点上尤其具有差异点)。此外，在本工艺形态中，载体薄膜85最终不剥离而作为半导体装置的要素来使用。在该点上，例如图13(a)以及(b)所示那样，载体薄膜85能够作为透镜要素来使用。进而可以说，在本工艺形态中，通过对绝缘层72’的形成及其图案化处理等酌情地下功夫(例如参照图25)，从而能够获得在上述[本发明的半导体装置]中说明过的图15(c)?(d)所示那样的半导体装置。在使用了发光型的半导体元件的情况下，能够将金属缓冲层的基底30作为反射层来使用。
[0130](工艺形态5)
[0131]在图26(a)?(g)中示意性地表示发光型的半导体元件的情况下的“工艺形态5”的工序剖视图。该形态相当于具有反射器构造的半导体装置100的制造工艺形态。首先，在载体薄膜85上形成多个子荧光体层80’，在子荧光体层80’的每一个上各配置一个半导体元件芯片50(参照图26(a))。然后，如图26(b)所示，通过旋涂/刮刀等将绝缘层原料进行整面涂敷之后、或者通过粘合绝缘层薄膜等来设置之后，进行图案形成处理，从而相对于半导体元件芯片50的每一个而形成使半导体元件芯片50的表面的一部分露出的局部绝缘层72’(参照图26(c))。接下来，在形成金属缓冲层的基底30之后，关于半导体元件芯片的每一个而形成两个第I子缓冲层10’(参照图26(d))。另外，因为是“反射器”，所以如图26(d)所示，按照沿着“由设置在载体薄膜85上的子荧光体层80’、半导体元件芯片50以及局部绝缘层72’构成的半导体装置前驱体100’ ”的轮廓形状的方式，以基底30以及第I子缓冲层10’弯曲的形态来形成。
[0132]接下来，如图26(e)所示，按照横跨至少两个第I子缓冲层10’的方式形成了绝缘部70’之后(与绝缘层72’的形成同样，在绝缘性原料的整面涂敷或者粘贴之后实施图案化形成处理，从而能够形成绝缘部70’的图案)，如图26(f)所示，按照与第I子缓冲层10’相接的方式形成第2子缓冲层10”。并且，最终如图26(g)所示，执行以半导体芯片50为单位被分割的切断操作。由此，能够获得图26的最下部所示那样的“具有反射器构造的半导体装置100”。
[0133]最后，对于本发明包含下述形态的内容进行确认性地附记。
[0134]第I形态:一种半导体装置，其特征在于，构成为具有:半导体元件；和金属缓冲层，与半导体元件电连接，以金属缓冲层和半导体元件相互面接触这样的形态连接了金属缓冲层和半导体元件，而且金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且也成为在二次安装基板与半导体元件之间具有应力缓和作用的缓冲构件。
[0135]第2形态:根据上述第I形态的半导体装置，其特征在于，金属缓冲层构成了对半导体元件进行支承的支承层。
[0136]第3形态:根据上述第I形态或者第2形态的半导体装置，其特征在于，按照从半导体元件突出的方式设置了金属缓冲层(即，按照不仅在半导体元件的下方区域也在其外侧区域朝着横向延伸存在的方式设置“金属缓冲层”以及“反射层(或者基底层)”的半导体装置)。
[0137]第4形态:根据上述第I形态?第3形态的任一形态的半导体装置，其特征在于，金属缓冲层的厚度为50 μ m以上。
[0138]第5形态:根据上述第I形态?第4形态的任一形态的半导体装置，其特征在于，在金属缓冲层中，其具有的结晶粒子构造局部性不同，半导体元件侧的缓冲层区域中的平均结晶粒径小于二次安装基板侧的缓冲层区域中的平均结晶粒径。
[0139]第6形态:根据上述第5形态的半导体装置，其特征在于，半导体元件侧的缓冲层区域中的平均结晶粒径为5μπι以下，二次安装基板侧的缓冲层区域中的平均结晶粒径为10 μ m以上。
[0140]第7形态:根据上述第I形态?第6形态的任一形态的半导体装置，其特征在于，金属缓冲层通过在其母材中包含至少一种以上的粒子而构成。
[0141]第8形态:根据上述第7形态的半导体装置，其特征在于，金属缓冲层的母材中包含的粒子为金属粒子。
[0142]第9形态:根据上述第7形态的半导体装置，其特征在于，金属缓冲层的母材中包含的粒子为绝缘性粒子。
[0143]第10形态:根据上述第7形态?第9形态的任一形态的半导体装置，其特征在于，在金属缓冲层中，粒子的含有率局部性不同，半导体元件侧的缓冲层区域中的粒子含有率大于二次安装基板侧的缓冲层区域中的粒子含有率。
[0144]第11形态:根据上述第7形态以及从属于该第7形态的上述第8形态?第10形态的任一形态的半导体装置，其特征在于，金属缓冲层的母材由镀覆层构成，在该镀覆层中含有粒子。
[0145]第12形态:根据上述第I形态?第11形态的任一形态的半导体装置，其特征在于，在金属缓冲层的周围设有第I绝缘部，而在半导体元件的周围设有第2绝缘部。
[0146]第13形态:根据从属于上述第2形态的第12形态的半导体装置，其特征在于，金属缓冲层以及第I绝缘部构成了支承层。
[0147]第14形态:根据上述第12形态或者第13形态的半导体装置，其特征在于，半导体元件具有多个电极，按照与该电极电连接的方式设置有多个金属缓冲层，而且在相邻的金属缓冲层之间至少设有第I绝缘部。
[0148]第15形态:根据上述第14形态的半导体装置，其特征在于，设置在相邻的金属缓冲层之间的第I绝缘部的局部区域由窄幅部分和宽幅部分这两个区域部分构成。
[0149]第16形态:根据上述第I形态?第15形态的任一形态的半导体装置，其特征在于，构成为还具有设置在金属缓冲层上的反射层，隔着反射层的至少一部分而半导体元件和金属缓冲层按照进行面接触的方式被连接。
[0150]第17形态:一种半导体装置的制造方法，其特征在于，包括:(i)准备半导体元件的工序；和(ii)按照与半导体元件电连接的方式形成金属缓冲层的工序，在工序(ii)中，按照金属缓冲层和半导体元件相互面接触的方式形成了金属缓冲层，该金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且成为在二次安装基板与半导体元件之间具有应力缓和作用的缓冲构件。
[0151]第18形态:根据上述第17形态的半导体装置的制造方法，其特征在于，在工序
(ii)中，将用于形成金属缓冲层的基底形成在半导体元件上之后，以隔着该基底而与半导体元件进行面接触这样的形态来形成金属缓冲层。
[0152]第19形态:根据上述第18形态的半导体装置的制造方法，其特征在于，以干式镀覆法形成基底，以湿式镀覆法形成金属缓冲层。
[0153]第20形态:根据上述第17形态?第19形态的任一形态的半导体装置的制造方法，其特征在于，将工序(i)的半导体元件作为在该半导体元件的至少主面侧设有绝缘层的半导体元件来准备。
[0154]第21形态:根据上述第20形态的半导体装置的制造方法，其特征在于，半导体元件具有半导体元件芯片的形态，在工序(i)中，将半导体元件芯片配置于载体薄膜之后，按照覆盖该半导体元件芯片的方式在载体薄膜上形成绝缘层，然后剥离载体薄膜，由此来准备以与绝缘层齐平的形态被埋设于绝缘层内的半导体元件芯片。
[0155]第22形态:根据上述第17形态?第20形态的任一形态的半导体装置的制造方法，其特征在于，工序(i)的半导体元件具有半导体元件芯片的形态，在工序(ii)中，按照金属缓冲层的一部分从半导体元件芯片向外侧突出的方式形成金属缓冲层。
[0156]第23形态:根据上述第17形态?第20形态的任一形态的半导体装置的制造方法，其特征在于，工序(i)的半导体元件具有半导体元件晶片的形态，在工序(ii)中，在半导体元件晶片上形成多个金属缓冲层，最终进行多个金属缓冲层的至少一个被分割为两个的切断操作。
[0157]第24形态:根据上述第17形态?第23形态的任一形态的半导体装置的制造方法，其特征在于，还包括在金属缓冲层的周围形成绝缘部的工序，金属缓冲层的形成被分为第I子缓冲层的形成和第2子缓冲层的形成这两个阶段来实施，在第I子缓冲层的形成与第2子缓冲层的形成之间实施绝缘部的形成。
[0158]第25形态:根据上述第24形态的半导体装置的制造方法，其特征在于，在工序
(ii)中形成多个金属缓冲层，在形成绝缘部时，按照相邻的两个金属缓冲层之间的空间被绝缘部填满的方式，横跨相邻的两个金属缓冲层来形成绝缘部。
[0159]第26形态:根据上述第18形态或者从属于该18形态的上述第19形态?第25形态的任一形态的半导体装置的制造方法，其特征在于，将基底最终作为半导体装置中的反射层来使用。
[0160]以上，关于本发明的实施方式进行了说明，但只是例示了典型例。因此，本发明并不限定于此，可考虑各种形态。
[0161]例如，在上述的形态中，设置在相邻的金属缓冲层之间的“第I绝缘部的局部区域70A”虽然被定位于半导体元件的中央部下方(例如参照图11)，但本发明并不限定于该形态。如果鉴于一个实际形态，则如图27所示，各个金属缓冲层的大小可根据所连接的半导体元件电极的大小而不同，所以第I绝缘部的局部区域70A可如图27的剖视图(A-A’剖视图)以及图28的示意性剖视图所示那样成为偏离半导体元件的中央部下方的位置。
[0162]产业上的可利用性
[0163]本发明的半导体装置被用于需要散热性的半导体装置中，除了能够适当地用于组合了汽油引擎和电动机的混合动力车、电动汽车的发动机的大电流控制的模块、以及各种照明用途之外，还能够适当地用于显示装置(特别是液晶画面)的背光灯光源、相机闪光灯用途、车载用途等的广泛用途。
[0164]关联申请的相互参考
[0165]本申请主张基于日本专利申请第2012-195161号(申请日:2012年9月5日、发明名称“半导体装置及其制造方法”)的巴黎公约上的优先权。假设在该申请中公开的内容全部通过援弓I而包含在本说明书中。
[0166]符号说明
[0167]10 金属缓冲层
[0168]10’子缓冲层图案(第I子缓冲层图案)
[0169]10”第2子缓冲层图案(第2子缓冲层图案)
[0170]1a 金属缓冲层
[0171]1b 金属缓冲层
[0172]15 金属缓冲层中含有的粒子
[0173]30 金属缓冲层的基底
[0174]50 半导体元件
[0175]50’半导体晶片
[0176]70 第I绝缘部
[0177]70A 设置在相邻的金属缓冲层之间的区域内的局部的第I绝缘部
[0178]70A1局部第I绝缘部的窄幅部分
[0179]70A2局部第I绝缘部的宽幅部分
[0180]70’绝缘层图案(例如树脂层图案或者无机材料层图案)
[0181]72 第2绝缘部(绝缘层)
[0182]72’密封层(例如密封树脂层或者密封无机材料层)
[0183]80 荧光体层
[0184]85 载体薄膜
[0185]90 透镜构件
[0186]100 半导体装置
[0187]100’半导体装置前驱体
【权利要求】
1.一种半导体装置，构成为具有: 半导体元件；和 金属缓冲层，与所述半导体元件电连接， 以所述金属缓冲层和所述半导体元件相互面接触这样的形态连接了该金属缓冲层和该半导体元件，而且 所述金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且成为在该二次安装基板与所述半导体元件之间具有应力缓和作用的缓冲构件。
2.根据权利要求1所述的半导体装置，其中， 所述金属缓冲层构成了对所述半导体元件进行支承的支承层。
3.根据权利要求1所述的半导体装置，其中， 按照从所述半导体元件突出的方式设置了所述金属缓冲层。
4.根据权利要求1所述的半导体装置，其中， 所述金属缓冲层的厚度为50 μ m以上。
5.根据权利要求1所述的半导体装置，其中， 在所述金属缓冲层中，其具有的结晶粒子构造局部性不同，半导体元件侧的缓冲层区域中的平均结晶粒径小于二次安装基板侧的缓冲层区域中的平均结晶粒径。
6.根据权利要求5所述的半导体装置，其中， 所述半导体元件侧的所述缓冲层区域中的所述平均结晶粒径为5μπι以下，所述二次安装基板侧的所述缓冲层区域中的所述平均结晶粒径为10 μ m以上。
7.根据权利要求1所述的半导体装置，其中， 所述金属缓冲层通过在其母材中包含至少一种以上的粒子而构成。
8.根据权利要求7所述的半导体装置，其中， 所述母材中包含的所述粒子为金属粒子。
9.根据权利要求7所述的半导体装置，其中， 所述母材中包含的所述粒子为绝缘性粒子。
10.根据权利要求7所述的半导体装置，其中， 在所述金属缓冲层中，所述粒子的含有率局部性不同，半导体元件侧的缓冲层区域中的粒子含有率大于二次安装基板侧的缓冲层区域中的粒子含有率。
11.根据权利要求8所述的半导体装置，其中， 所述金属缓冲层通过在其母材中包含至少一种以上的粒子而构成，而且 所述金属缓冲层的所述母材由镀覆层构成，在该镀覆层中含有所述粒子。
12.根据权利要求1所述的半导体装置，其中， 在所述金属缓冲层的周围设有第I绝缘部，在所述半导体元件的周围设有第2绝缘部。
13.根据权利要求12所述的半导体装置，其中， 所述金属缓冲层以及所述第I绝缘部构成了所述支承层。
14.根据权利要求12所述的半导体装置，其中， 所述半导体元件具有多个电极，按照与该电极电连接的方式设置有多个所述金属缓冲层，而且 在相邻的所述金属缓冲层之间至少设有所述第I绝缘部。
15.根据权利要求14所述的半导体装置，其中， 设置在所述相邻的所述金属缓冲层之间的所述第1绝缘部的局部区域由窄幅部分和宽幅部分这两个区域部分构成。
16.根据权利要求1所述的半导体装置，其中， 所述半导体装置构成为还具有设置在所述金属缓冲层上的反射层， 隔着所述反射层的至少一部分而所述半导体元件和所述金属缓冲层按照进行所述面接触的方式被连接。
17.一种半导体装置的制造方法，包括: (I)准备半导体元件的工序；和 (II)按照与所述半导体元件电连接的方式形成金属缓冲层的工序， 在所述工序(11)中，按照所述金属缓冲层和所述半导体元件相互面接触的方式形成了所述金属缓冲层，该金属缓冲层成为在向二次安装基板的安装中使用的外部连接端子，并且成为在该二次安装基板与所述半导体元件之间具有应力缓和作用的缓冲构件。
18.根据权利要求17所述的半导体装置的制造方法，其中， 在所述工序(11)中，将用于形成所述金属缓冲层的基底形成在所述半导体元件上之后，以隔着该基底而与所述半导体元件进行所述面接触这样的形态来形成所述金属缓冲层。
19.根据权利要求18所述的半导体装置的制造方法，其中， 以干式镀覆法形成所述基底，以湿式镀覆法形成所述金属缓冲层。
20.根据权利要求17所述的半导体装置的制造方法，其中， 将所述工序(1)的所述半导体元件作为在该半导体元件的至少主面侧设有绝缘层的半导体元件来准备。
21.根据权利要求20所述的半导体装置的制造方法，其中， 所述半导体元件具有半导体元件芯片的形态， 在所述工序(1)中，将所述半导体元件芯片配置于载体薄膜之后，按照覆盖该半导体元件芯片的方式在该载体薄膜上形成所述绝缘层，然后剥离该载体薄膜，由此来准备以与该绝缘层齐平的形态被埋设于该绝缘层内的所述半导体元件芯片。
22.根据权利要求17所述的半导体装置的制造方法，其中， 所述工序(1)的所述半导体元件具有半导体元件芯片的形态， 在所述工序(11)中，按照所述金属缓冲层的一部分从所述半导体元件芯片向外侧突出的方式形成该金属缓冲层。
23.根据权利要求17所述的半导体装置的制造方法，其中， 所述工序(1)的所述半导体元件具有半导体元件晶片的形态， 在所述工序(11)中，在所述半导体元件晶片上形成多个所述金属缓冲层， 最终进行所述多个所述金属缓冲层的至少一个被分割为两个的切断操作。
24.根据权利要求17所述的半导体装置的制造方法，其中， 还包括在所述金属缓冲层的周围形成绝缘部的工序， 所述金属缓冲层的形成被分为第1子缓冲层的形成和第2子缓冲层的形成这两个阶段来实施，在该第1子缓冲层的形成与该第2子缓冲层的形成之间实施所述绝缘部的形成。
25.根据权利要求24所述的半导体装置的制造方法，其中， 在所述工序(ii)中形成了多个所述金属缓冲层， 在形成所述绝缘部时，按照相邻的两个所述金属缓冲层之间的空间被该绝缘部填满的方式，横跨该相邻的两个该金属缓冲层来形成所述绝缘部。
26.根据权利要求17所述的半导体装置的制造方法，其中， 在所述工序(ii)中，将用于形成所述金属缓冲层的基底形成在所述半导体元件上之后，以隔着该基底而与所述半导体元件进行所述面接触这样的形态来形成所述金属缓冲层，而且 将所述基底最终作为所述半导体装置中的反射层来使用。
【文档编号】H01L23/12GK104335343SQ201380026349
【公开日】2015年2月4日 申请日期:2013年8月2日 优先权日:2012年9月5日
【发明者】川北晃司, 泽田享, 中谷诚一, 山下嘉久 申请人:松下知识产权经营株式会社