半导体装置及其制造方法
【专利摘要】若不由无机绝缘膜覆盖氧化物半导体层情况下进行加热处理而使氧化物半导体层晶化，则因晶化而形成表面凹凸，可能会产生电特性的不均匀。通过如下顺序进行工序：在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成包含氧化硅的无机绝缘膜之前的期间一次也不进行加热处理，在接触于衬底上的氧化物半导体层上地形成第二绝缘膜之后进行加热处理。此外，在包含氧化硅的无机绝缘膜中含有的氢密度为5×1020/cm3以上，或其氮密度为1×1019/cm3以上。
【专利说明】半导体装置及其制造方法
【技术领域】
[0001] 本发明涉及使用氧化物半导体的半导体装置及其制造方法。
【背景技术】
[0002] 金属氧化物的种类繁多且其用途广泛。氧化铟为较普遍的材料而被用作液晶显示 器等中所需要的透明电极材料。
[0003] 在金属氧化物中存在呈现半导体特性的金属氧化物。作为呈现半导体特性的金属 氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，已知将这些呈现半导体特性的金属氧化 物用作沟道形成区的薄膜晶体管（专利文献1至4、非专利文献1)。
[0004] 另外，已知金属氧化物不仅有一元氧化物还有多元氧化物。例如，作为具有In、Ga 及Zn的多元氧化物半导体已知具有同源相（homologous phase)的InGa03(Zn0)m(m:自然 数）（非专利文献2至4)。
[0005] 并且，已经确认可以将使用上述那样的In-Ga-Zn类氧化物形成的氧化物半导体 应用于薄膜晶体管的沟道层（专利文献5、非专利文献5及6)。
[0006] 此外，使用氧化物半导体制造薄膜晶体管，并且将该薄膜晶体管应用于电子器件 和光器件的技术受到关注。例如，专利文献6及专利文献7公开作为氧化物半导体膜使用 氧化锌、In-Ga-Zn-Ο类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用于图像显示 装置的开关元件等的技术。
[0007] [专利文献1]日本专利申请公开昭60-198861号公报 [0008][专利文献2]日本专利申请公开平8-264794号公报 [0009][专利文献3]日本PCT国际申请翻译平11-505377号公报
[0010] [专利文献4]日本专利申请公开2000-150900号公报
[0011] [专利文献5]日本专利申请公开2004-103957号公报
[0012] [专利文献6]日本专利申请公开2007-123861号公报
[0013] [专利文献7]日本专利申请公开2007-096055号公报
[0014] [非专利文献 1]M. W. Prins，K. 0· Grosse-Holz，G. Muller，J. F. M. Cillessen， J. B. Giesbers, R. P. Weening, and R. M. Wolf, " A ferroelectric transparent thin-film transistor "(透明铁电薄膜晶体管），Appl. Phys. Lett.，17Junel996, Vol. 68pp. 3650-3652
[0015] [非专利文献 2]M. Nakamura, N. Kimizuka，and T. Mohri，" The Phase Relations in the In203-Ga2Zn04_Zn0 System at 1350°C" (In203-Ga2Zn04_Zn0类在 135(TC时的相位关 系），J.Solid State Chem.，1991，Vol. 93, ρρ·298-315
[0016] [非专利文献 3]N. Kimizuka，M. Isobe，and M. Nakamura, " Syntheses and Single-Crystal Data of Homologous Compounds, ln203 (ZnO)m (m = 3,4, and5), InGa03(Zn0)3，and Ga203(Zn0)m(m=7,8,9，andl6)in the In203-ZnGa204_Zn0 System"(同 系物的合成和单晶数据，In203-ZnGa20 4_Zn0 类的 In203 (Zn0)m(m = 3,4,及 5)，InGa03(Zn0)3， 及 GaWjZnOhOn: 7,8,9,及 16))，J. Solid State Chem.，1995, Vol. 116, ρρ· 170-178
[0017] [非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正，? 口力' 7相、 InFe03(Zn0)m(m:自然数）i〇同型化合物〇合成杉J： t/結晶構造"（同系物、铟铁锌 氧化物（InFe03(Zn0)J (m为自然数）及其同晶型化合物的合成以及结体结构），固体物理 (SOLID STATE PHYSICS), 1993, Vol. 28, No. 5,pp.317-327
[0018] [非专利文献 5] K. Nomura, H. Ohta，K. Ueda，T. Kamya，M. Hirano，and H. Hosono, " Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由单晶透明氧化物半导体制造的薄膜晶体管），SCIENCE, 2003， Vol.300,pp.1269-1272
[0019] [非专利文献 6]Κ· Nomura, H. Ohta，A. Takagi，T. Kamiya，M. Hirano，and H. Hosono, " Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室温下的使用非晶氧化物半导 体的透明柔性薄膜晶体管的制造），NATURE，2004, Vol. 432pp. 488-492
[0020] 在氧化物半导体中设置沟道形成区的薄膜晶体管的场效应迁移率高于使用非晶 硅的薄膜晶体管的场效应迁移率。使用这种氧化物半导体在玻璃衬底、塑料衬底等上形成 薄膜晶体管，该薄膜晶体管被期待应用于液晶显示器、电致发光显示器或电子纸等的显示 装直。
【发明内容】
[0021] 本发明提供使用氧化物半导体且可靠性高的半导体装置。
[0022] 在具有绝缘表面的衬底上形成成为薄膜晶体管的沟道区的氧化物半导体层，由包 含氧化硅的绝缘膜覆盖该氧化物半导体层之后，对该氧化物半导体层进行加热处理。此外， 进行加热处理之前的氧化物半导体层具有非晶结构，进行加热处理之后的氧化物半导体层 也具有非晶结构。
[0023] 通过在由包含氧化硅的无机绝缘膜覆盖氧化物半导体层之后进行300°C以上的加 热处理，可以抑制氧化物半导体层的晶化。加热处理的温度范围为300°C以上且具有绝缘表 面的衬底的应变点以下，优选为高于形成包含氧化硅的无机绝缘膜时的衬底温度的温度且 低于加热处理后的氧化物半导体层具有非晶结构的温度。
[0024] 若不由无机绝缘膜覆盖氧化物半导体层的情况下进行加热处理而使氧化物半导 体层晶化，则因晶化而形成表面凹凸等，会产生电特性的不均匀。
[0025] 此外，使氧化物半导体层包含氧化硅，也能抑制氧化物半导体的晶化。
[0026] 此外，通过不仅对氧化物半导体层进行加热处理而且对包含氧化硅的无机绝缘膜 进行加热处理，可以减少包含氧化硅的无机绝缘膜中的缺陷等，并实现具有良好的电特性 的薄膜晶体管。
[0027] 在覆盖氧化物半导体层的包含氧化硅的无机绝缘膜中，在膜中含有的氢密度为 5X102°/cm 3以上，该密度基于使用SIMS(次级离子质谱仪）的分析。此外，在覆盖氧化物半 导体层的包含氧化硅的无机绝缘膜中，在膜中含有的氮密度为lXl〇 19/cm3以上，该密度同 样基于使用SMS的分析。覆盖氧化物半导体层的包含氧化硅的无机绝缘膜若满足上述氢 密度或上述氮密度，则不局限于其成膜方法，例如利用等离子体CVD法或溅射法形成。
[0028] 此外，本说明书中的密度是指根据使用SMS的分析的密度的平均值。SMS是指从 密度低一侧朝着密度高一侧在深度方向上进行分析的值。
[0029] 在形成与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜时，若将衬底 温度设定为比300°C还要高，则在减压下露出的氧化物半导体层表面上的氧密度降低，从而 氧化物半导体层表面的导电率升高，而得到截止时的TFT特性变得困难。
[0030] 在此，以下示出在形成与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘 膜时，在衬底温度不同的条件下制造TFT，对其电特性进行比较的实验结果。此外，在以下所 示的任何条件下，所制造的薄膜晶体管的沟道长度为100 μ m,其沟道宽度为100 μ m,并对 Vd电压为IV时的特性以及Vd电压为10V时的特性进行测定。
[0031] 图6A示出作为与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜的成 膜时的条件，使用在如下条件下形成的膜而制造的TFT的测定结果：衬底温度为200°C，硅 烷气体的流量为25sccm，一氧化二氮（N 20)的流量为lOOOsccm，压力为133. 3Pa，电功率为 35W，电源频率为13. 56MHz。
[0032] 此外，图6B示出作为与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘 膜的成膜时的条件，使用在如下条件下形成的膜而制造的TFT的测定结果：衬底温度为 300°C，硅烷气体的流量为30sccm，一氧化二氮（N 20)的流量为700sccm，压力为133. 32Pa， 电功率为80W，电源频率为60MHz。在对图6A和6B进行比较时，与在衬底温度为300°C下形 成的TFT的S值相比，在衬底温度为200°C下形成的TFT的S值良好。
[0033] 此外，图7示出作为比较条件，使用在如下条件下形成的膜而制造的TFT的测定结 果：衬底温度为325°C，硅烷气体的流量为27 SCCm，一氧化二氮（N20)的流量为lOOOsccm，压 力为133. 3Pa，电功率为35W，电源频率为13. 56MHz。如图7所示，在与300°C相比高的衬底 温度的325°C时，氧化物半导体层变为呈现高导电率的层，不能得到TFT特性，具体地不能 得到导通/截止特性。
[0034] 此外，虽然在此未图示，但在衬底温度为100°C下进行实验的结果也可以得到与衬 底温度为200°C时同样地结果。
[0035] 从而，根据这些实验结果，与氧化物半导体层上接触地设置的包含氧化硅的无机 绝缘膜的成膜时的衬底温度为300°C以下，优选为100°C以上且150°C以下。
[0036] 此外，在氧化物半导体层的下方也设置有包含氧化硅的无机绝缘膜，在用包含氧 化硅的无机绝缘膜上下夹住氧化物半导体层的状态下，对氧化物半导体层进行热处理，该 热处理的温度为高于接触于氧化物半导体层上地形成的无机绝缘膜的成膜时的衬底温度 的温度，优选为300°C以上。另外，设置在氧化物半导体层的上方的包含氧化硅的无机绝缘 膜的成膜时的衬底温度低于设置在氧化物半导体层的下方的包含氧化硅的无机绝缘膜的 成膜时的衬底温度。此外，设置在氧化物半导体层的上方和下方的包含氧化硅的无机绝缘 膜都能够采用至少使用N 20气体进行成膜的等离子体CVD法。
[0037] 在对由上述包含满足氢密度或氮密度的氧化硅的绝缘膜覆盖氧化物半导体层进 行300°C以上的热处理时，通过进行一次该热处理，可以提高TFT的电特性并减少TFT的电 特性的衬底面内的不均匀。在一次也不进行300°C以上的热处理时，难以得到均匀的TFT的 电特性。此外，在覆盖氧化物半导体层的绝缘膜的成膜之前，即在氧化物半导体层的至少一 部分露出的状态下进行第一次热处理，在绝缘膜的成膜之后进行第二次热处理时，TFT的电 特性的衬底面内的不均匀增大。换言之，在与氧化物半导体层上接触地设置上述包含满足 氢密度或氮密度的氧化硅的绝缘膜时，在从刚形成氧化物半导体层之后直到与氧化物半导 体层上接触地形成包含氧化硅的绝缘膜前的期间，至少一次进行300°C以上的热处理，会增 大TFT特性的不均匀。
[0038] 上述的这些方法不仅是设计的问题，而且是本发明人的发明，本发明人对进行热 处理的时序及次数进行一些实验，而对那些实验结果进行了充分的研究。
[0039] 此外，晶体管的结构没有特别的限制，例如，在将氧化物半导体层用作薄膜晶体管 的沟道区时，若将栅电极形成在氧化物半导体层的下方，则晶体管成为底栅型晶体管，而若 将栅电极形成在氧化物半导体层的上方，则晶体管成为顶栅型晶体管。另外，若在将栅电极 形成在氧化物半导体层的下方并形成源电极之后形成氧化物半导体层，则晶体管成为底接 触型（也称为反共面型（inverted coplanar))晶体管。
[0040] 此外，通过采用在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地 形成包含氧化硅的绝缘膜之前的期间一次也不进行加热处理，在与衬底上的氧化物半导体 层上接触地形成包含氧化硅的绝缘膜之后进行加热处理的工序顺序，可以进行即将晶化之 前的温度（小于700°c)的加热处理。此外，该加热处理不超过所使用的衬底的耐热温度。
[0041] 此外，通过采用在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地 形成包含氧化硅的绝缘膜之前的期间一次也不进行加热处理，与衬底上的氧化物半导体层 上接触地形成包含氧化硅的绝缘膜之后进行加热处理的工序顺序，即使在形成包含氧化硅 的绝缘膜之后多次进行300°c以上的加热处理，也可以得到稳定的TFT特性。
[0042] 作为本说明书中所使用的氧化物半导体，形成由InMOjZnOhOii〉0)表示的薄膜， 来制造将该薄膜作为半导体层的薄膜晶体管。此外，Μ表示选自Ga、Fe、Ni、Mn和Co中的一 种金属元素或多种金属元素。例如，作为M，除了包含Ga之外，还有Ga和Ni或Ga和Fe等 包含Ga以外的上述金属元素的情况。另外，在上述氧化物半导体中，除了包含作为Μ的金 属元素之外，作为杂质元素有时包含Fe、Ni以及其他过渡金属或该过渡金属的氧化物。在 本说明书中将该薄膜也称为In-Ga-Ζη-Ο类非单晶膜。
[0043] In-Ga-Zn-Ο类非单晶膜的结构即使通过溅射法形成然后例如在200°C至500°C 下，典型地在300°C至400°C下进行10分钟到100分钟的加热处理，也在XRD分析中观察到 非晶结构。此外，若不由绝缘膜覆盖In-Ga-Ζη-Ο类非单晶膜进行700°C以上的加热处理，则 在膜中形成单晶。从而，在In-Ga-Ζη-Ο类非单晶膜中，即将晶化之前的温度的加热处理是 指通过进行该加热处理不在膜中形成单晶的范围的加热处理。
[0044] 加热处理利用在炉中的热处理（小于700°C，优选为300°C至550°C、0. 1小时至5 小时的热处理）或快速热退火法（RTA法）。RTA法有如下方法：使用灯光源的方法；将衬底 移动到加热的气体中在短时间内进行热处理的方法。通过使用RTA法，可以使热处理所需 要的时间为短于〇. 1小时的时间。此外，在使用玻璃衬底作为衬底时，进行300°C以上且玻 璃衬底的应变点以下温度的加热处理。
[0045] 此外，作为包含氧化硅的绝缘膜使用上述满足膜中的氢密度及氮密度的无机材 料，根据该无机材料可以利用等离子体CVD法等。
[0046] 根据本说明书所公开的半导体装置的制造方法的发明之一包括如下步骤：在具有 绝缘表面的衬底上形成栅电极，覆盖栅电极地形成第一绝缘膜，隔着第一绝缘膜与栅电极 重叠地形成氧化物半导体层，覆盖氧化物半导体层地形成第二绝缘膜，然后进行300°C以上 的热处理。
[0047] 在上述制造方法中，第二绝缘膜至少包含氧化硅，在膜中含有的氢密度为5 X 102°/ cm3以上。此外，在第二绝缘膜中含有的氢密度与在氧化物半导体层中含有的氢密度大致相 同。
[0048] 此外，在上述制造方法中，第二绝缘膜至少包含氧化硅，在膜中含有的氮密度为 lX1019/cm3 以上。
[0049] 此外，在上述制造方法中，至少使用N20气体形成第二绝缘膜。
[0050] 此外，在形成与第二绝缘膜上接触的绝缘膜之前或在形成与第二绝缘膜上接触的 导电膜之前进行热处理。此外，在进行一次300°C以上的热处理之后，即使在后面的工序进 行300°C以上的热处理也TFT特性几乎没有变化。换言之，通过采用在从刚形成氧化物半 导体层之后直到与氧化物半导体层上接触地形成第二绝缘膜之前的期间一次也不进行加 热处理，与衬底上的氧化物半导体层上接触地形成第二绝缘膜之后进行加热处理的工序顺 序，在形成第二绝缘膜之后的工序中，可以多次进行300°C以上的热处理。
[0051] 此外，为方便起见附加了第一、第二等序数词，但其并不表示工序顺序或层叠顺 序。另外，在本说明书中序数词不表示用来特定发明的事项的固有名词。
[0052] 通过在形成在氧化物半导体层上的无机绝缘膜的成膜之后进行一次加热处理的 工序，可得到良好的TFT特性，与在无机绝缘膜的成膜之前及之后进行两次加热处理的情 况相比可抑制TFT特性的不均匀。
【专利附图】
【附图说明】
[0053] 图1A至图1D是示出本发明的一个方式的截面工序图；
[0054] 图2是示出本发明的一个方式的薄膜晶体管的电特性的图；
[0055] 图3是示出第一比较例的薄膜晶体管的电特性的图；
[0056] 图4是示出第二比较例的薄膜晶体管的电特性的图；
[0057] 图5是示出绝缘层中的氢密度、氮密度的SIMS分析结果的图；
[0058] 图6A和图6B是示出本发明一个方式的薄膜晶体管的电特性的图；
[0059] 图7是示出比较例的薄膜晶体管的电特性的图；
[0060] 图8A和图8B是说明示出本发明的一个方式的半导体装置的制造方法的图； [0061] 图9A至图9C是说明示出本发明的一个方式的半导体装置的制造方法的图；
[0062] 图10是说明示出本发明一个方式的半导体装置的制造方法的图；
[0063] 图11是说明示出本发明一个方式的半导体装置的制造方法的图；
[0064] 图12是说明示出本发明的一个方式的半导体装置的图；
[0065] 图13是说明示出本发明一个方式的半导体装置的制造方法的图；
[0066] 图14A1、图14A2、图14B1及图14B2是说明示出本发明的一个方式的半导体装置 的图；
[0067] 图15是说明示出本发明的一个方式的半导体装置的图；
[0068] 图16是示出本发明的一个方式的像素电路的图；
[0069] 图17A至图17C是示出本发明的一个方式的截面图；
[0070] 图18A和图18B分别是示出本发明一个方式的截面图及外观图；
[0071] 图19A和图19B是示出本发明的一个方式的外观图；
[0072] 图20A和图20B是示出本发明的一个方式的外观图。
【具体实施方式】
[0073] 以下参照附图详细说明本发明的实施方式。此外，本发明不局限于以下说明，所属
【技术领域】的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换 为各种各样的形式。此外，本发明不应该被解释为仅限定在以下所示的实施方式所记载的 内容中。
[0074] 实施方式1
[0075] 首先，在具有绝缘表面的衬底400上形成栅电极层401，并形成覆盖栅电极层401 的栅极绝缘层403。
[0076] 栅电极层401可以通过使用铝、铜、钥、钛、铬、钽、钨、钕、钪等金属材料；或以这些 材料为主要成分的合金材料；或以这些金属材料为成分的氮化物的单层或叠层形成。
[0077] 例如，作为栅电极层401的叠层结构，优选采用在铝层上层叠有钥层的双层结构、 在铜层上层叠钥层的双层的叠层结构、或在铜层上层叠氮化钛层或氮化钽层的双层结构、 层叠氮化钛层和钥层的双层结构。作为三层的叠层结构，优选采用层叠钨层或氮化钨层、铝 和娃的合金层或错和钛的合金层、及氮化钛层或钛层的结构。
[0078] 在本实施方式中通过使用钨靶材的溅射法形成150nm的导电膜。
[0079] 栅极绝缘层403通过等离子体CVD法或溅镀法而形成。栅极绝缘层403可以通过 CVD法或溅射法等使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层形成。 在采用叠层时，优选至少包含氧化硅的膜成为与后面形成的氧化物半导体层接触的栅极绝 缘层403。另外，作为栅极绝缘层403,还可以通过使用有机硅烷气体的CVD法而形成氧化 娃层。
[0080] 在本实施方式中，通过等离子体CVD法形成200nm的绝缘膜。成膜条件为如下条 件：硅烷流量为4 SCCm ;-氧化二氮（N20)的流量为80〇SCCm ;衬底温度为400°C。
[0081] 接着，如图1A所示那样，隔着栅极绝缘膜在与栅电极重叠的位置上形成氧化物半 导体层405。在利用溅射法形成之后，通过使用选择性地进行曝光来形成的抗蚀剂掩模选择 性地进行蚀刻而得到氧化物半导体层405。作为氧化物半导体层405,可以应用In-Ga-Zn-0 类、In-Sn-Zn-〇 类、Sn-Ga-Zn-O 类、In-Zn-O 类、Sn-Zn-O 类、In-〇 类、Sn_0 类、Zn-〇 类氧化 物半导体。此外，为了使氧化物半导体层405阻挡晶化，使用包含SiOx的氧化物半导体靶 材形成包含氧化硅的氧化物半导体层。
[0082] 在本实施方式中，作为氧化物半导体层405,使用通过使用包含In (铟）、Ga(镓） 及Zn(锌）的氧化物半导体靶材（摩尔比为ln203 : Ga203 : Ζη0 = 1 : 1 : 1)的溅射法 来得到的50nm厚的In-Ga-Zn-Ο类非单晶膜。在本实施方式中，利用DC溅射法，氩的流量 为3〇 SCCm，氧的流量为15SCCm，衬底温度为室温。
[0083] 接着，在栅极绝缘层403及氧化物半导体层405上形成导电膜。作为导电膜的材 料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素；或者以上述元素为成分的合金；或者组合 上述元素的合金膜等。此外，在导电膜中包含Nd(钕）或Se(钪）或Si(硅）。另外，导电 膜使用以上述元素为成分的氮化物形成。
[0084] 在本实施方式中，作为导电膜采用钛膜和铝膜的叠层结构。此外，导电膜也可以采 用单层结构，还可以采用在铝膜上层叠的三层以上的叠层。在本实施方式中，采用50nm厚 的钛膜、200nm厚的纯铝膜、50nm厚的铝合金膜的三层。此外，形成导电膜时的衬底温度为 室温。
[0085] 在形成导电膜之后进行光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分来 形成源电极层409及漏电极层410。
[0086] 此外，进行形成源电极层409及漏电极层410时的蚀刻或以源电极层409及漏电 极层410为掩模对氧化物半导体层405进行蚀刻。通过对氧化物半导体层405的露出区的 一部分进行蚀刻，能够得到图1B的状态。
[0087] 接着，如图1C所示，在源电极层409及漏电极层410上形成包含氧化硅的绝缘膜 452。包含氧化硅的绝缘膜452与氧化物半导体层405的一部分（露出区）接触。在包含 氧化硅的绝缘膜452中含有的氢密度为5 X 102°/cm3以上，该密度是基于SMS分析得到的。 此外，在覆盖氧化物半导体层的包含氧化硅的绝缘膜452中含有的氮密度为IX 1019/cm3以 上。覆盖氢密度为5X102°/cm 3以上或氮密度为lX1019/cm3以上的氧化物半导体层的包含 氧化硅的绝缘膜452通过CVD法或溅射法等形成。此外，包含氧化硅的绝缘膜452也可以 采用叠层膜。
[0088] 在本实施方式中，作为包含氧化硅的绝缘膜452,通过等离子体CVD法形成300nm 的包含氧化硅的绝缘膜。包含氧化硅的绝缘膜452的形成条件为如下条件：硅烷流量为 25sccm ;-氧化二氮（N20)的流量为lOOOsccm ;压力为133Pa ;衬底温度为200°C。
[0089] 在形成包含氧化硅的绝缘膜452之后，如图ID所示，进行300°C至600°C的热处理 (包括光退火）。在此放置在炉中，在大气气氛下以350°C进行1个小时的热处理。此外， 通过该热处理，进行In-Ga-Ζη-Ο类非单晶膜的原子级的重新排列，而成为氧化物半导体层 450。另外，通过该热处理减少在包含氧化硅的绝缘膜452中的缺陷。
[0090] 图2示出经过上述工序得到的薄膜晶体管的电特性。
[0091] 此外，表1示出包含氧化硅的绝缘膜452的SMS分析所得到的氢密度和氮密度。
[0092] 表 1
[0093]
【权利要求】
1. 一种半导体装置的制造方法，包括步骤： 在以第一温度加热衬底时，在所述衬底上形成第一无机绝缘膜； 在所述第一无机绝缘膜上形成氧化物半导体层； 在以第二温度加热所述衬底时，在所述氧化物半导体层上形成第二无机绝缘膜；以及 在形成所述第二无机绝缘膜之后以大于或等于30(TC进行加热处理， 其中，所述第二温度低于或等于300°C，以及 其中，在形成所述氧化物半导体层之后并且在形成所述第二无机绝缘膜之前的时期期 间，所述氧化物半导体层没有被以大于或等于300°C加热。
2. 根据权利要求1所述的半导体装置的制造方法，其中在所述第二无机绝缘膜中的 氢密度为大于或等于5 X 102°/cm3。
3. 根据权利要求1所述的半导体装置的制造方法，其中在所述第二无机绝缘膜中的 氮密度为大于或等于lX1019/cm 3。
4. 根据权利要求1所述的半导体装置的制造方法，其中所述第二无机绝缘膜至少使 用N20气体形成。
5. 根据权利要求1所述的半导体装置的制造方法，还包括在所述加热处理之后在所 述第二无机绝缘膜上形成布线的步骤。
6. -种半导体装置的制造方法，包括步骤： 在具有绝缘表面的衬底上形成栅电极； 在以第一温度加热所述衬底时，在所述栅电极上形成栅极绝缘层； 在所述栅极绝缘层上形成氧化物半导体层； 在所述氧化物半导体层上形成源电极及漏电极； 在以第二温度加热所述衬底时，在所述氧化物半导体层上形成包含氧化硅的无机绝缘 膜；以及 在形成所述无机绝缘膜之后进行大于或等于300°C且小于或等于所述衬底的应变点的 加热处理， 其中，所述第二温度低于或等于300°C，以及 其中，在形成所述氧化物半导体层之后并且在形成所述无机绝缘膜之前的时期期间， 所述氧化物半导体层没有被以大于或等于300°C加热。
7. 根据权利要求6所述的半导体装置的制造方法，其中在所述无机绝缘膜中的氢密 度为大于或等于5X102°/cm 3。
8. 根据权利要求6所述的半导体装置的制造方法，其中在所述无机绝缘膜中的氮密 度为大于或等于lXl〇19/cm 3。
9. 根据权利要求6所述的半导体装置的制造方法，其中所述无机绝缘膜至少使用N20 气体形成。
10. 根据权利要求6所述的半导体装置的制造方法，还包括在所述加热处理之后在所 述无机绝缘膜上形成布线的步骤。
11. 根据权利要求1或6所述的半导体装置的制造方法，其中，所述第二温度低于所述 第一温度。
12. 根据权利要求1或6所述的半导体装置的制造方法，其中，其中在大气气氛下或氮 气氛下进行所述加热处理。
13. 根据权利要求1或6所述的半导体装置的制造方法， 其中，所述氧化物半导体层是由InM03 (ZnO)w (?>0)表示的薄膜， 并且其中，Μ表不选自Ga、Fe、Ni、Μη或Co中的一种或多种金属兀素。
14. 根据权利要求1或6所述的半导体装置的制造方法，其中，所述氧化物半导体层包 含铟、镓以及锌。
【文档编号】H01L21/77GK104124280SQ201410347324
【公开日】2014年10月29日 申请日期:2010年3月12日 优先权日:2009年3月13日
【发明者】大原宏树, 佐佐木俊成 申请人:株式会社半导体能源研究所