一种芯片封装结构的制作方法
【专利摘要】本发明提供了一种芯片封装结构，包括第一导电层，第一芯片设置在第一导电层上，其输入端与第一导电层电连接，第二导电层设置在第一芯片上，与第一芯片的输出端电连接，第二芯片设置在第二导电层上，其输入端与第二导电层电连接，第三导电层设置在第二芯片上，与其输出端电连接，第一芯片和第二芯片交错堆叠，在第一导电层、第二导电层以及第三导电层间形成第一散热通道和第二散热通道。本发明所述芯片封装结构，结构简洁，通过第一散热通道、第二散热通道等形成了多通道多层散热，提高了器件的使用寿命和可靠性。
【专利说明】一种芯片封装结构
【技术领域】
[0001]本发明涉及芯片封装【技术领域】。具体地说涉及一种芯片封装结构。
【背景技术】
[0002]分立式封装的电力电子半导体器件广泛用于开关电源、逆变器和电机驱动器等众多场合。但分立式封装结构不但增大了器件的整体尺寸，还增加了芯片间的距离，因此分立式封装的电力电子半导体器件的连线常通过PCB板的预制导电线路相连，但这将会增大电路占用的三维空间，不利于电源系统的小型化。
[0003]随着国家将“节能减排”提高到基本国策高度，能效标准不断提高，功率器件的发展趋势是:高击穿电压，低导通电阻，大电流，高工作温度，低开关损耗以及高开关速度。基于第三代半导体材料的功率器件开发，包括芯片材料、封装集成工艺以及封装关键材料等引起了包括学术界和工业界的广泛关注。众所周知，基于第三代半导体芯片封装的结构设计以及各种关键封装材料的共同作用将显著提升器件的综合性能。但国内外目前基于第三代半导体的芯片大多采用成熟的引线键合(wire bonding)技术封装或者类似wirebonding的衍生技术来实现。该类技术主要存在封装结构层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷。
【发明内容】
[0004]为此，本发明所要解决的技术问题在于现有技术中的半导体芯片封装结构，存在层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷，从而提供一种结构简洁，能够多通道散热的芯片封装结构。
[0005]为解决上述技术问题，本发明的技术方案如下:
[0006]本发明提供了一种芯片封装结构，包括:
[0007]第一导电层；
[0008]第一芯片，设置在所述第一导电层上，所述第一芯片的输入端与所述第一导电层电连接；
[0009]第二导电层，设置在所述第一芯片上，与所述第一芯片的输出端电连接；
[0010]第二芯片，设置在所述第二导电层上，所述第二芯片的输入端与第二导电层电连接；
[0011]第三导电层，设置在所述第二芯片上，与所述第二芯片的输出端电连接；
[0012]其中，所述第一芯片和所述第二芯片交错堆叠，在所述第一导电层、所述第二导电层以及所述第三导电层间形成第一散热通道和第二散热通道。
[0013]本发明所述的芯片封装结构，所述第一导电层的外表面和所述第三导电层的外表面为散热片形状。
[0014]本发明所述的芯片封装结构，所述第二导电层超出所述第一导电层和所述第三导电层的边缘部分为散热片形状。
[0015]本发明所述的芯片封装结构，还包括:
[0016]第一绝缘层,覆盖于所述第一导电层的外表面；
[0017]第二绝缘层，覆盖于所述第三导电层的外表面。
[0018]本发明所述的多芯片封装结构，还包括:第一导电柱，与所述第一芯片的控制端电连接，经所述第二导电层、所述第二散热通道、所述第三导电层以及所述第二绝缘层后伸出，并与所述第二导电层和所述第三导电层保持绝缘；
[0019]第二导电柱，与所述第二芯片的控制端电连接，经所述第三导电层以及所述第二绝缘层后伸出，并与所述第三导电层保持绝缘。
[0020]本发明所述的芯片封装结构，所述第一导电柱与所述第二导电层和所述第三导电层之间有缝隙，所述缝隙间填充有绝缘导热材料；
[0021]所述第二导电柱与所述第三导电层之间有缝隙，所述缝隙间填充有绝缘导热材料。
[0022]本发明所述的芯片封装结构，所述第一导电柱与所述第二导电层以及所述第三导电层相接触的外表面涂覆有绝缘导热材料；
[0023]所述第二导电柱与所述第三导电层相接触的外表面涂覆有绝缘导热材料。
[0024]本发明所述的芯片封装结构，还包括:
[0025]第一二极管芯片，位于所述第一散热通道内，所述第一二极管芯片的正极通过所述第二导电层与所述第一芯片的输出端电连接，所述第一二极管芯片的负极通过所述第一导电层与所述第一芯片的输入端电连接；
[0026]第二二极管芯片，位于所述第二散热通道内，所述第二二极管芯片的正极通过所述第三导电层与所述第二芯片的输出端电连接，所述第二二极管芯片的负极通过所述第二导电层与所述第二芯片的输入端电连接。
[0027]本发明所述的芯片封装结构，所述第一散热通道和所述第二散热通道间均填充有绝缘导热材料。
[0028]本发明所述的芯片封装结构，所述第一芯片和所述第二芯片为可控半导体芯片。
[0029]本发明的上述技术方案相比现有技术具有以下优点:
[0030]本发明提供了一种芯片封装结构，包括第一导电层，第一芯片设置在第一导电层上，其输入端与第一导电层电连接，第二导电层设置在第一芯片上，与第一芯片的输出端电连接，第二芯片设置在第二导电层上，其输入端与第二导电层电连接，第三导电层设置在第二芯片上，与其输出端电连接，第一芯片和第二芯片交错堆叠，在第一导电层、第二导电层以及第三导电层间形成第一散热通道和第二散热通道。本发明所述芯片封装结构，结构简洁，通过第一散热通道、第二散热通道等形成了多通道散热，提高了器件的使用寿命和可靠性。
【专利附图】
【附图说明】
[0031]为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
[0032]图1是芯片外部未并联二极管时芯片封装结构的示意图；
[0033]图2是芯片外部未并联二极管时芯片封装结构的爆炸图；
[0034]图3是三个芯片封装结构并联的电路拓扑图；
[0035]图4是芯片封装结构的电路拓扑图；
[0036]图5是芯片外部并联二极管时芯片封装结构的示意图；
[0037]图6是芯片外部并联二极管时芯片封装结构的爆炸图。
[0038]图中附图标记表不为:1-第一导电层，2-第一芯片，3-第二导电层,4-第二芯片，5-第三导电层，6-第一散热通道,7-第二散热通道,8-第一绝缘层,9-第二绝缘层，10-第一导电柱，11-第二导电柱，12-第一二极管芯片，13-第二二极管芯片,21-第一芯片的输入端，22-第一芯片的输出端，23-第一芯片的控制端，41-第二芯片的输入端，42-第二芯片的输出端，43-第二芯片的控制端。
【具体实施方式】
[0039]本实施例提供了一种芯片封装结构，如图1、图2所示，包括:
[0040]第一导电层I;
[0041]第一芯片2,设置在所述第一导电层I上,所述第一芯片2的输入端21与所述第一导电层I电连接；
[0042]第二导电层3,设置在所述第一芯片2上,与所述第一芯片2的输出端22电连接；
[0043]第二芯片4，设置在所述第二导电层3上，所述第二芯片4的输入端41与第二导电层3电连接；
[0044]第三导电层5，设置在所述第二芯片4上，与所述第二芯片4的输出端42电连接；
[0045]其中，所述第一芯片I和所述第二芯片2交错堆叠，在所述第一导电层1、所述第二导电层3以及所述第三导电层5间形成第一散热通道6和第二散热通道7。
[0046]具体地，第一导电层1、第二导电层3、第三导电层5可以为铜层，也可以为其它能导电导热的材料，比如铝，第一导电层1、第二导电层3、第三导电层5、第一散热通道6以及第二散热通道7实现了芯片封装结构的多通道多层散热，取得了非常好的散热效果。
[0047]优选地，所述第一导电层I的外表面和所述第三导电层5的外表面可以为散热片形状。
[0048]优选地，所述第二导电层3超出所述第一导电层I和所述第三导电层5的边缘部分可以为散热片形状。
[0049]具体的，上述散热片形状包括但不限于针状、柱状、片状或者翅状等形状，可以进一步增强第一导电层I的外表面、第三导电层5的外表面以及第二导电层3超出第一导电层I和第三导电层5的边缘部分的散热性能。
[0050]优选地，本实施例所述的芯片封装结构，还可以包括:
[0051]第一绝缘层8,覆盖于所述第一导电层I的外表面；
[0052]第二绝缘层9，覆盖于所述第三导电层5的外表面。
[0053]具体地，第一绝缘层8和第二绝缘层9可以采用喷涂或电镀的方式覆盖于第一导电层I和第三导电层5的外表面。
[0054]优选地，可以平铺多个该芯片封装结构，通过相邻的芯片封装结构间的第一导电层I和第二导电层3分别电连接，可以使相邻的两个第一芯片2的输入端、输出端共用，无需增加多余的导线就实现了相邻的两个第一芯片2的并联；通过各个芯片封装结构间相邻的第二导电层3和第三导电层4的电接触,可以使相邻的两个第二芯片4的输入端、输出端共用，无需增加多余的导线就实现了相邻的两个第二芯片4的并联。
[0055]当然，也可以将第一导电层I和第三导电层5的面积加大，这样相邻的芯片封装结构间就会只有第一导电层I和第三导电层5分别电连接，而第二导电层3间保持绝缘，从而实现了多个芯片封装结构间的并联。
[0056]图3为三个芯片封装结构间并联的电路拓扑图，可以应用于目前逆变器常用的三相桥式逆变电路。可以看到三个芯片封装结构中的第一导电层I电连接，使得第一芯片2的输入端(集电极)共用，三个芯片封装结构中的第三导电层5电连接，使得第二芯片4的输出端(发射极)共用，从而无需增加多余的导线就可以实现三个芯片封装结构间的并联。
[0057]优选地，本实施例所述的多芯片封装结构，还可以包括:第一导电柱10，与所述第一芯片2的控制端23电连接，经所述第二导电层3、所述第二散热通道7、所述第三导电层5以及所述第二绝缘层9后伸出，并与所述第二导电层3和所述第三导电层5保持绝缘；
[0058]第二导电柱11，与所述第二芯片4的控制端43电连接，经所述第三导电层5以及所述第二绝缘层9后伸出，并与所述第三导电层5保持绝缘。
[0059]具体地,可以通过第一导电柱10向第一芯片2的控制端23输入控制信号,控制第一芯片2的启动或者关闭，可以通过第二导电柱11向第二芯片4的控制端43输入控制信号，控制第二芯片4的启动或者关闭，实现了对第二芯片2和第四芯片4的分时复用。
[0060]可选地，所述第一导电柱10与所述第二导电层3和所述第三导电层5之间有缝隙，所述缝隙间填充有绝缘导热材料；
[0061]所述第二导电柱11与所述第三导电层5之间有缝隙，所述缝隙间填充有绝缘导热材料。
[0062]具体地，通过在第一导电柱10与第二导电层3、第三导电层5的通道的缝隙间填充绝缘导热材料，在保证了第一导电柱与第二导电层3、第三导电层5绝缘的同时，也能够使第一导电柱10具有良好的散热性，有利于器件保持良好的性能。通过在第二导电柱11与所述第三导电层5的通道的缝隙间填充绝缘导热材料也可以达到相同的有益效果。
[0063]作为另一种可选的方式，所述第一导电柱10与所述第二导电层3以及所述第三导电层5相接触的外表面可以涂覆有绝缘导热材料，所述第二导电柱11与所述第三导电层5相接触的外表面可以涂覆有绝缘导热材料。同样能在绝缘的同时保障第一导电柱10和第二导电柱11具有良好的散热性。
[0064]优选地，所述第一芯片2和所述第二芯片4为可控半导体芯片。
[0065]具体地，可控半导体芯片包含MOS管芯片、IGBT芯片、晶闸管芯片、三极管芯片等。所述第一芯片2和所述第二芯片4可以为同一种可控半导体芯片，也可以为不同种可控半导体芯片。以三极管芯片和MOS管芯片为例，当所述第一芯片2和/或所述第二芯片4为三极管芯片时，芯片的基极即为控制端，芯片的集电极即为输入端，芯片的发射极即为输出端；当所述第一芯片2和/或所述第二芯片4为MOS管芯片时，芯片的栅极即为控制端，芯片的源极即为输入端，芯片的漏极即为输出端。
[0066]优选地，所述第一散热通道6和所述第二散热通道7间均可以填充有绝缘导热材料。进一步增强了第一散热通道6和第二散热通道7的散热性能。
[0067]图4为上述芯片封装结构的电路拓扑图，结合图1、图2可以看到，电流从第一导电层I流入，经第一导电层I流入第一芯片2的输入端21 (集电极D),经第一芯片2的输出端22 (发射极S)输出至第二导电层3，经第二导电层3流入第二芯片4的输入端41 (集电极D)，经第二芯片4的输出端42 (发射极S)流出至第三导电层5，将电流引出，实现了第一芯片2和第_■芯片4的串联。
[0068]优选地，所述芯片封装结构，如图5、图6所示，还可以包括:
[0069]第一二极管芯片12,位于所述第一散热通道6内，所述第一二极管芯片12的正极通过所述第二导电层3与所述第一芯片2的输出端22电连接，所述第一二极管芯片12的负极通过所述第一导电层I与所述第一芯片2的输入端21电连接；
[0070]第二二极管芯片13，位于所述第二散热通道7内，所述第二二极管芯片13的正极通过所述第三导电层5与所述第二芯片4的输出端42电连接，所述第二二极管芯片13的负极通过所述第二导电层3与所述第二芯片4的输入端41电连接。
[0071]具体地，若芯片内没有集成二极管时，可以外接二极管芯片来对芯片进行保护，若芯片内集成二极管时，可以外接高性能二极管芯片提高来对芯片进行保护或者减少二极管的开关损耗。
[0072]如图4所示，结合图5和图6，可以看到，第一二极管芯片12的正极通过第二导电层3与第一芯片2的输出端22 (发射极S)电连接，第一二极管芯片12的负极通过所述第一导电层I与所述第一芯片2的输入端21 (集电极D)电连接；第二二极管芯片13的正极通过所述第三导电层5与所述第二芯片4的输出端42 (发射极S)电连接，所述第二二极管芯片13的负极通过所述第二导电层3与所述第二芯片4的输入端41 (集电极D)电连接。
[0073]本实施例所述芯片封装结构，结构简洁，通过第一散热通道6、第二散热通道7、第一绝缘层8、第二绝缘层9等形成了多通道散热，提高了器件的使用寿命和可靠性。
[0074]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
【权利要求】
1.一种芯片封装结构，其特征在于，包括: 第一导电层⑴； 第一芯片(2)，设置在所述第一导电层(1)上,所述第一芯片(2)的输入端(21)与所述第一导电层⑴电连接； 第二导电层(3)，设置在所述第一芯片(2)上，与所述第一芯片(2)的输出端(22)电连接； 第二芯片(4),设置在所述第二导电层(3)上，所述第二芯片(4)的输入端(41)与第二导电层⑶电连接； 第三导电层(5),设置在所述第二芯片(4)上，与所述第二芯片(4)的输出端(42)电连接； 其中，所述第一芯片(1)和所述第二芯片(2)交错堆叠，在所述第一导电层(1)、所述第二导电层(3)以及所述第三导电层(5)间形成第一散热通道(6)和第二散热通道(7)。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一导电层(1)的外表面和所述第三导电层(5)的外表面为散热片形状。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第二导电层(3)超出所述第一导电层(1)和所述第三导电层(5)的边缘部分为散热片形状。
4.根据权利要求1所述的芯片封装结构，其特征在于，还包括: 第一绝缘层(8)，覆盖于所述第一导电层(1)的外表面； 第二绝缘层(9),覆盖于所述第三导电层(5)的外表面。
5.根据权利要求4所述的多芯片封装结构，其特征在于，还包括:第一导电柱(10),与所述第一芯片(2)的控制端(23)电连接，经所述第二导电层(3)、所述第二散热通道(7)、所述第三导电层(5)以及所述第二绝缘层(9)后伸出，并与所述第二导电层(3)和所述第三导电层⑶保持绝缘； 第二导电柱(11),与所述第二芯片⑷的控制端(43)电连接，经所述第三导电层(5)以及所述第二绝缘层(9)后伸出，并与所述第三导电层(5)保持绝缘。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第一导电柱(10)与所述第二导电层(3)和所述第三导电层(5)之间有缝隙，所述缝隙间填充有绝缘导热材料； 所述第二导电柱(11)与所述第三导电层(5)之间有缝隙，所述缝隙间填充有绝缘导热材料。
7.根据权利要求5所述的芯片封装结构，其特征在于，所述第一导电柱(10)与所述第二导电层(3)以及所述第三导电层(5)相接触的外表面涂覆有绝缘导热材料； 所述第二导电柱(11)与所述第三导电层(5)相接触的外表面涂覆有绝缘导热材料。
8.根据权利要求1所述的芯片封装结构，其特征在于，还包括: 第一二极管芯片(12)，位于所述第一散热通道(6)内，所述第一二极管芯片(12)的正极通过所述第二导电层(3)与所述第一芯片(2)的输出端(22)电连接，所述第一二极管芯片(12)的负极通过所述第一导电层⑴与所述第一芯片⑵的输入端(21)电连接； 第二二极管芯片(13),位于所述第二散热通道(7)内，所述第二二极管芯片(13)的正极通过所述第三导电层(5)与所述第二芯片(4)的输出端(42)电连接，所述第二二极管芯片(13)的负极通过所述第二导电层(3)与所述第二芯片(4)的输入端(41)电连接。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述第一散热通道(6)和所述第二散热通道(7)间均填充有绝缘导热材料。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片(2)和所述第二芯片(4)为可控半导体芯片。
【文档编号】H01L23/538GK104392980SQ201410708119
【公开日】2015年3月4日 申请日期:2014年11月27日 优先权日:2014年11月27日
【发明者】梁嘉宁, 徐国卿, 刘玢玢, 石印洲, 宋志斌, 常明, 蹇林旎 申请人:深圳先进技术研究院