技术领域本发明涉及一种半导体封装件，尤指一种导线架式半导体封装件及其导线架结构。
背景技术：
现有的导线架式半导体封装件，通过在导线架的中央设置一芯片座(diepad)，并在该芯片座周围设置多个导脚，以供半导体芯片藉由如银胶的黏着层设置于该芯片座上，接着利用多个焊线将半导体芯片电性连接至该导线架的导脚，再以封装胶体包覆该半导体芯片、焊线、芯片座与导脚的一部分，并移除不必要的结构。如此，经过封装后的半导体芯片将可经由焊线及导脚而电性连接至外界。请参阅图1，其为现有导线架示意图，该导线架10包括一芯片座11及多个设于该芯片座11周围的导脚12，其中该些导脚12又可区分为信号导脚121及电源导脚122。为提升半导体封装件的电性功能，势必增设电源导脚数量，举例说明图1的导脚B,D,G,I即为电源导脚(如图中画斜线的导脚)，而实际做为半导体芯片的讯号外接点，也就是信号导脚，仅剩导脚A,C,E,F,H。然而，过多的电源导脚设置，将缩减该信号导脚数量，进而限制半导体芯片的I/O数与半导体封装件的讯号外接点，这也使得半导体芯片及半导体封装件的积集化发展受到限制。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现要素：
鉴于上述现有技术的缺失，本发明提供一种导线架结构及其半导体封装件，透过导电平台设置，以使其取代传统导线架结构的多个电源导脚。本发明的导线架结构，包括：一芯片座，该芯片座用于接置至少一半导体芯片；多个导脚，该导脚设于该芯片座周围，以供半导体芯片透过焊线电性连接至该导脚，并使该半导体芯片经由焊线及导脚而与外界电性连接；以及至少一导电平台，该导电平台设于该芯片座与该导脚间，该导电平台具有至少一凸出部，该凸出部位于相邻两导脚间，且该凸出部供与至少一导脚电性连接。本发明还提供一种半导体封装件，包括：一导线架结构；至少一半导体芯片；以及多个焊线。该导线架结构包括有一芯片座、多个导脚、以及至少一导电平台。该导脚设于该芯片座周围；该导电平台设于该芯片座与该导脚间，该导电平台具有至少一凸出部，该凸出部位于相邻两导脚间，且该凸出部透过焊线电性连接至一导脚。该半导体芯片设置于该芯片座上，并利用多个焊线电性连接至该导脚及导电平台，其中该导电平台与其所电性连接的导脚为共同做为导线架结构的电源导脚。相对地即可使该导线架结构中大多数导脚做为信号导脚，以符合半导体芯片及半导体封装件的积集化目的。另外，本发明的导线架结构及其半导体封装件也可应用于无芯片座的Chip-on-Lead(COL)封装件，透过例如聚亚酰胺(Polyimide，PI)的树酯胶带将半导体芯片接合于导脚，再以焊线电性连接该半导体芯片与该导脚及导电平台。由上可知，本发明的导线架结构及其半导体封装件，透过导电平台设置，并将该导电平台透过焊线电性连接至一导脚，以使该导电平台取代现有多个电源导脚，进而使导线架中大多数导脚均得做为讯号导脚，以提升半导体芯片及半导体封装件的讯号外接点数量，以利半导体芯片及半导体封装件的积集化发展，也得透过该导电平台设置提升半导体芯片及半导体封装件的电性质量。附图说明图1为现有导线架结构的局部平面示意图；图2为本发明的导线架结构的局部平面示意图；图3为本发明的半导体封装件的局部平面示意图；以及图4为本发明的导线架结构及其半导体封装件的剖面示意图。主要组件符号说明10导线架11芯片座12导脚121信号导脚122电源导脚20导线架结构21芯片座22导脚23导电平台230凸出部35半导体芯片361第一焊线362第二焊线363第三焊线42导脚43导电平台45半导体芯片461第一焊线462第二焊线47封装胶体。具体实施方式以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式中绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」、「顶」及「底」等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。请参阅图2，其为本发明的导线架结构局部平面示意图。该导线架结构20包括有一芯片座21、多个导脚22、以及至少一导电平台23。该芯片座21用于接置至少一半导体芯片。该导脚22设于该芯片座21周围，以使半导体芯片可经由该导脚而电性连接至外界。该导电平台23设于该芯片座21与该导脚22间，该导电平台23具有至少一凸出部230，该凸出部230位于相邻两导脚22间，本实施例中，是以两凸出部举例说明，但不以此为限。且该凸出部230用于供电性连接至一导脚22。举例说明，如图2实施例的导线架结构20中，于芯片座21的一侧导脚22，共有导脚A～导脚I，而该导电平台23的凸出部230用于电性连接至导脚I，进而使该导电平台23与其所电性连接的导脚I做为该导线架结构的电源导脚(如图中斜线部分)，相对地即可使该导线架结构中大多数导脚，如导脚A～导脚H做为信号导脚，如此相较于图1的现有导线架结构中做为信号导脚部分仅有导脚A,C,E,F,H，本发明的导线架结构确实可有效增加信号导脚数量，进而提升半导体芯片的讯号外接点。请参阅图3，其为应用前述导线架结构的半导体封装件局部平面示意图。该半导体封装件包括有一导线架结构20、至少一半导体芯片35及多个焊线361,362,363。如前所述，该导线架结构20包括有一芯片座21、多个导脚22、以及至少一导电平台23。该导脚22设于该芯片座21周围。该导电平台23设于该芯片座21与该导脚22间，该导电平台23设有至少一凸出部230，该凸出部230位于相邻两导脚22间，且该凸出部230用于供电性连接至一导脚22。该半导体芯片35设置于该芯片座21上，并透过多个第一焊线361电性连接该半导体芯片35与该些导脚22(该些导脚即为信号导脚)，以及透过多个第二焊线362电性连接该半导体芯片35与该导电平台23，其中该第一焊线361即为信号焊线，该第二焊线362即为电源焊线，另该导电平台23的凸出部230透过第三焊线363电性连接至导脚I，其中该导电平台23与其所电性连接的导脚I做为导线架结构的电源导脚(如图中斜线部分)，相对地即可使该导线架结构中大多数导脚，如导脚A至导脚H做为信号导脚，以符合半导体芯片及半导体封装件的积集化目的。同时透过该导电平台的设置亦可提供半导体芯片足够的电源接点，提升半导体芯片的电性质量。另外，该半导体封装件还包括有一封装胶体(未图示)，用于包覆该半导体芯片35、焊线361,362,363、芯片座21、导电平台23与导脚22的一部分，如此即可使该半导体封装件透过外露出封装胶体的导脚部分电性连接至外部装置，例如电路板，其中该导线架结构的信号导脚电性连接至电路板的信号垫(signalpad)，以使半导体芯片的信号可经由焊线及信号导脚而向外传递；而该导线架结构中用于与导电平台电性连接的导脚，即作为电源导脚，则电性连接至电路板的电源垫(powerpad)，以提升半导体封装件的电性质量。请参阅图4，其为本发明的导线架结构及其半导体封装件第二实施例的剖面示意图。本实施例的导线架结构及其半导体封装件与前述实施例大致相同，主要差异在于本实施例的导线架也可毋需设置芯片座以应用于Chip-on-Lead(COL)封装架构，首先透过例如聚亚酰胺(Polyimide，PI)的树酯胶带(未图标)将半导体芯片45接合于导脚42及导电平台43，再透过第一焊线461电性连接该半导体芯片45与该导脚42，以及透过第二焊线462电性连接该半导体芯片45与该导电平台43，且透过第三焊线(未图示)电性连接该导电平台与至少一导脚。接着再形成包覆该半导体芯片、焊线、导电平台与部分导脚的封装胶体47。透过前述说明可知，本发明的导线架结构及其半导体封装件，为透过导电平台设置，并将该导电平台透过焊线电性连接至一导脚，以使该导电平台取代现有多个电源导脚，进而使导线架中大多数导脚均得做为讯号导脚，以提升半导体芯片及半导体封装件的讯号外接点数量，以利半导体芯片及半导体封装件的积集化发展，也得透过该导电平台设置提升半导体芯片及半导体封装件的电性质量。上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。