用于晶体管漏电流测试的半导体结构的制作方法
【专利摘要】本实用新型用于晶体管漏电流测试的半导体结构，包括：半导体衬底，所述半导体衬底中包括有一第一掺杂类型的阱区；第一掺杂类型掺杂区和第二掺杂类型掺杂区，所述第一掺杂类型掺杂区和所述第二掺杂类型掺杂区均位于所述阱区的上表面；以及第一电极和第二电极，所述第一电极与所述第一掺杂类型掺杂区电连接，所述第二电极与所述第二掺杂类型掺杂区电连接。本实用新型中，所述阱区与所述第一掺杂类型掺杂区的掺杂类型相同，与所述第二掺杂类型掺杂区不同，从而使得所述阱区与第二掺杂类型掺杂区形成PN结，在第一电极与第二电极之间加偏压时，根据电流-电压关系可以监控源输出晶体管的漏电现象。
【专利说明】用于晶体管漏电流测试的半导体结构
【技术领域】
[0001] 本实用新型涉及半导体【技术领域】，尤其涉及一种用于晶体管漏电流测试的半导体 结构。
【背景技术】
[0002]CIS器件（CMOSImageSensor)在我们的日常生活中扮演着越来越重要的角色，由 于其具有成本低、功耗低、集成度高等优点，已成为移动电话、笔记本电脑、数码相机、数码 摄像机等多种数码产品中的必备部件。而随着CIS技术的不断提高，人们对数码产品中显 示画面的质量要求也越来越高。
[0003]参考图1所示，CIS包括光电二极管ro、传导控制晶体管T1、复位晶体管T2、源输 出晶体管T3。CIS利用光电二极管ro将光信号转化成电信号，然后对电信号进行处理和存 储，作为图形还原的数据，经过源输出晶体管T3输出。参考图2所示，每个源输出晶体管 T3连接不至一个像素单元，为了得到高质量的显示画面，CIS器件中的像素单元变得越来 越多，与此同时，每个像素的尺寸变得越来越小。
[0004] 源输出晶体管T3器件结构的俯视图参考图3所示，包括有分别与电极5和电极6 相连的两个N型掺杂区3和4。当形成N型掺杂区3或N型掺杂区4的特征尺寸小，或者电 极5或电极6的特征尺寸大，使得电极5或者电极6的一部分直接与半导体衬底中的P型 阱区7相连，在源输出晶体管中，则会存在载流子直接从FD有源区处中输出到电极5或电 极6,产生漏电现象，影响源输出晶体管的性能，因此，需要对源输出晶体管的漏电现象进行 检测。然而，在源输出晶体管T3中，N型掺杂区3比N型掺杂区4的面积小，而且其周围结 构复杂，因而更容易出现漏电，因此，对N型掺杂区3的漏电流的监控更为重要。 实用新型内容
[0005] 本实用新型的目的在于，提供一种用于晶体管漏电流测试的半导体结构，能够控 制和检测源输出晶体管的漏电现象。
[0006] 为解决上述技术问题，本实用新型提供一种用于晶体管漏电流测试的半导体结 构，其特征在于，包括：
[0007] 半导体衬底，所述半导体衬底中包括有一第一掺杂类型的阱区；
[0008] 第一掺杂类型掺杂区和第二掺杂类型掺杂区，所述第一掺杂类型掺杂区和所述第 二掺杂类型掺杂区均位于所述阱区的上表面；以及
[0009] 第一电极和第二电极，所述第一电极与所述第一掺杂类型掺杂区电连接，所述第 二电极与所述第二掺杂类型掺杂区电连接。
[0010] 可选的，所述第一掺杂类型掺杂区的长度大于所述第二掺杂类型掺杂区的长度。
[0011] 可选的，所述第一掺杂类型掺杂区的宽度大于所述第二掺杂类型掺杂区的宽度。
[0012] 可选的，所述第一掺杂类型掺杂区的长度和宽度均大于所述第二掺杂类型掺杂区 的长度和览度。
[0013] 可选的，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
[0014] 可选的，所述半导体衬底为P型半导体衬底。
[0015] 可选的，所述半导体结构还包括一栅极，所述栅极位于所述阱区的上表面，所述第 一掺杂类型掺杂区和所述第二掺杂类型掺杂区分别位于所述栅极的两侧。
[0016] 可选的，所述栅极为多晶硅栅极,所述多晶硅的厚度为200G人-2500人。
[0017] 可选的，所述用于晶体管漏电流测试的半导体结构还包括有一栅极氧化层，所述 栅极氧化层位于所述栅极与所述半导体衬底之间。
[0018] 可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型。
[0019] 与现有技术相比，本实用新型提供的用于晶体管漏电流测试的半导体结构具有以 下优点：
[0020] 本实用新型提供的用于晶体管漏电流测试的半导体结构，包括：半导体衬底，所述 半导体衬底中包括有一第一掺杂类型的阱区；第一掺杂类型掺杂区和第二掺杂类型掺杂 区，所述第一掺杂类型掺杂区和所述第二掺杂类型掺杂区均位于所述阱区的上表面；以及 第一电极和第二电极，所述第一电极与所述第一掺杂类型掺杂区电连接，所述第二电极与 所述第二掺杂类型掺杂区电连接。本实用新型中，所述阱区与所述第一掺杂类型掺杂区的 掺杂类型相同，与所述第二掺杂类型掺杂区不同，从而使得所述阱区与第二掺杂类型掺杂 区形成PN结，在第一电极与第二电极之间加偏压时，根据电流-电压关系可以监控源输出 晶体管的漏电现象。
【专利附图】
【附图说明】
[0021] 图1为现有技术中CIS芯片结构示意图；
[0022] 图2为多个像素单元的连接结构图；
[0023] 图3源输出晶体管器件结构的俯视图；
[0024] 图4为本实用新型中用于晶体管漏电流测试的半导体结构的剖面示意图；
[0025] 图5为用于晶体管漏电流测试的半导体结构的俯视图；
[0026] 图6为本实用新型中测试不同源输出晶体管的电流图。
【具体实施方式】
[0027] 下面将结合示意图对本实用新型的用于晶体管漏电流测试的半导体结构进行更 详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在 此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对 于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0028] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例 的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商 业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和 耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0029] 在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权 利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式 且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0030] 本实用新型的核心思想在于，将原有的源输出晶体管的栅极一侧的掺杂区改为与 阱区相同的掺杂类型，因而不与所述阱区形成PN结，而栅极另一侧的掺杂区的掺杂类型与 阱区的不同，形成PN结。在第一电极与第二电极之间加偏压时，如果存在掺杂区的特征尺 寸偏小，或者第一电极的特征尺寸偏大，或者第一电极偏移时，就使得第一电极与讲区直接 连通，使得测得的电流-电压关系为线性关系，判断此时的源输出晶体管存在漏电现象，
[0031] 具体的，结合上述核心思想，本实用新型的用于晶体管漏电流测试的半导体结构 的剖面结构图参考图4所示，具体包括：
[0032] 半导体衬底10,在本实施例中，所述半导体衬底10为第一掺杂类型半导体衬底， 所述第一掺杂类型为P型。所述半导体衬底10中进行离子注入形成有一第一掺杂类型阱 区20。在所述半导体衬底10背离所述第一掺杂类型阱区20的一侧形成有一栅极30,所述 栅极为多晶硅，多晶硅的厚度为20GG人-2500人。在所述栅极30与所述半导体衬底 10之间还形成有一栅极氧化层40。
[0033] 经过光刻和离子注入过程在分别在所述半导体衬底10中形成一第一掺杂类型掺 杂区60和一第二掺杂类型掺杂区50,所述第二掺杂类型掺杂区50和所述第一掺杂类型掺 杂区60分别位于所述栅极30的两侧。其中，所述第二掺杂类型为N型。在本实施例中，如 图5所示，所述第一掺杂类型掺杂区的长度L1和宽度W1均大于所述第二掺杂类型掺杂区 长度L2和宽度W2,使得形成的所述第一掺杂类型掺杂区60的区域面积大于所述第二掺杂 类型掺杂区50的区域面积，使得在所述第一掺杂类型掺杂区60上形成接触电极时，不会受 到接触电极的特征尺寸偏大或偏移的影响，保证接触电极完全与所述第一掺杂类型掺杂区 60接触，不会与所述第一掺杂类型阱区20接触。但是，在本实用新型的其它实施例中，还可 以所述第一掺杂类型掺杂区的长度L1大于所述第二掺杂类型掺杂区的长度L2,或所述第 一掺杂类型的宽度W1大于所述第二掺杂类型掺杂区的宽度W2,只要使得所述第一掺杂类 型掺杂区60的区域面积大于所述第二掺杂类型掺杂区50的区域面积，均在本实用新型的 思想范围之内。此外，参考现有技术的图3,在源输出晶体管T3中，N型掺杂区4的面积比 N型掺杂区3的面积大，因此，在本发明中同样使得所述第一掺杂类型掺杂区60的面积大 于所述第二掺杂类型掺杂区50的面积，以保证形成的源输出晶体管的结构与原有的源输 出晶体管的结构一致，以便模拟检测漏电流的结果更准确。
[0034] 将原有的源输出晶体管T3的栅极一侧的掺杂区的掺杂类型改为与阱区相同的掺 杂类型，因而该掺杂区不与阱区形成PN结，而栅极另一侧的掺杂区的掺杂类型保持不变， 该掺杂区的掺杂类型与阱区的不同，会形成PN结。
[0035] 然后，分别在所述第二掺杂类型掺杂区50和所述第一掺杂类型掺杂区60上沉积 第二电极70和第一电极80,所述第二电极70与所述第二掺杂类型掺杂区50电连接，所述 第一电极80与所述第一掺杂类型掺杂区60电连接。如果存在所述第二掺杂类型掺杂区50 的特征尺寸偏小，或者所述第一电极80的特征尺寸偏大，或者所述第一电极80偏移时，就 使得所述第一电极80与所述阱区20直接连通，这也就是源输出晶体管的漏电的主要来源， 因此，测得所述第一电极80与所述第二电极70之间的回路电阻，就可以判断所述第二掺杂 类型掺杂区50与所述阱区20之间的接触情况，从而监控源输出晶体管是否存在漏电。
[0036] 参考图6所示，在本实施例中，在进行漏电流测试时，在所述第二电极70与所述第 一电极80之间加上正向偏压，测得电压与电流的关系曲线。
[0037] 参考图6中曲线a所示，当所述第二掺杂类型掺杂区50的特征尺寸偏小或者所述 第二电极70发生偏移时，就会使得有一部分的第二电极70与所述第一掺杂类型阱区20相 连。也就是说，此时所述第二掺杂类型掺杂区50与所述第一掺杂类型阱区20之间的PN结 就不能起到隔离作用，相当于测得的电阻是所述第一掺杂类型阱区20的电阻，此时电压与 电流就呈线性关系，说明此时源输出晶体管T3存在漏电现象。
[0038] 参考图6中曲线b所示，当所述第二电极70只与所述第二掺杂类型掺杂区50相 连，而没有与所述第一掺杂类型阱区20不相连，即所述第二电极70与所述第二掺杂类型掺 杂区50的工艺在可控范围内，则所述第二掺杂类型掺杂区50与所述第一掺杂类型阱区20 之间形成的PN结则形成很大的电阻。此时，在所述第一电极70与所述第一电极80之间加 上一偏压，由于电阻值则很大，则测得的电流很小，即此时的源输出晶体管T3中不存在漏 电现象。
[0039] 本发明的用于晶体管漏电流测试的半导体结构中，所述第一掺杂类型为N型，所 述第二掺杂类型为P型，亦在本发明的保护思想范围之内。
[0040] 综上所述，本实用新型提供的用于晶体管漏电流测试的半导体结构，包括：半导体 衬底，所述半导体衬底中包括有一第一掺杂类型的阱区；第一掺杂类型掺杂区和第二掺杂 类型掺杂区，所述第一掺杂类型掺杂区和所述第二掺杂类型掺杂区均位于所述阱区的上表 面；以及第一电极和第二电极，所述第一电极与所述第一掺杂类型掺杂区电连接，所述第二 电极与所述第二掺杂类型掺杂区电连接。本实用新型中，所述阱区与所述第一掺杂类型掺 杂区的掺杂类型相同，与所述第二掺杂类型掺杂区不同，从而使得所述阱区与第二掺杂类 型掺杂区形成PN结，在第一电极与第二电极之间加偏压时，根据电流-电压关系可以监控 源输出晶体管的漏电现象。
[0041] 显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用 新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及 其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
【权利要求】
1. 一种用于晶体管漏电流测试的半导体结构，其特征在于，包括： 半导体衬底，所述半导体衬底中包括有一第一掺杂类型的阱区； 第一掺杂类型掺杂区和第二掺杂类型掺杂区，所述第一掺杂类型掺杂区和所述第二掺 杂类型掺杂区均位于所述阱区的上表面；以及 第一电极和第二电极，所述第一电极与所述第一掺杂类型掺杂区电连接，所述第二电 极与所述第二掺杂类型掺杂区电连接。
2. 如权利要求1所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述第一 掺杂类型掺杂区的长度大于所述第二掺杂类型掺杂区的长度。
3. 如权利要求1所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述第一 掺杂类型掺杂区的宽度大于所述第二掺杂类型掺杂区的宽度。
4. 如权利要求1所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述第一 掺杂类型掺杂区的长度和宽度均大于所述第二掺杂类型掺杂区的长度和宽度。
5. 如权利要求1所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述第一 掺杂类型为P型，所述第二掺杂类型为N型。
6. 如权利要求5所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述半导 体衬底为P型半导体衬底。
7. 如权利要求1所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述半导 体结构还包括一栅极，所述栅极位于所述阱区的上表面，所述第一掺杂类型掺杂区和所述 第二掺杂类型掺杂区分别位于所述栅极的两侧。
8. 如权利要求7所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述栅极 为多晶硅栅极，所述多晶硅的厚度为。
9. 如权利要求7所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述用于 晶体管漏电流测试的半导体结构还包括有一栅极氧化层，所述栅极氧化层位于所述栅极与 所述半导体衬底之间。
10. 如权利要求1所述的用于晶体管漏电流测试的半导体结构，其特征在于，所述第一 掺杂类型为N型，所述第二掺杂类型为P型。
【文档编号】H01L23/544GK204155928SQ201420611141
【公开日】2015年2月11日 申请日期:2014年10月21日 优先权日:2014年10月21日
【发明者】赵俊, 殷登平 申请人:中芯国际集成电路制造(北京)有限公司