14sdip半导体封装结构的制作方法
【专利摘要】本实用新型公开了一种14SDIP半导体封装结构，包括基体、盖子和管脚，所述管脚为14个，14个所述管脚均分设置在基体的两侧，相邻管脚的间距为1.575cm，所述盖子设置在基体的底部，且盖子嵌在基体上。因基体结构和12DIP相同，可达到共用注塑、成型、测试等设备，实现降低成本的优点。
【专利说明】14SDIP半导体封装结构
【技术领域】
[0001]本实用新型涉及半导体封装领域，具体地，涉及一种14SDIP半导体封装结构。
【背景技术】
[0002]半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护。现有的半导体封装引脚间距常见的为2.54cm、1.78 cm或2.0 cm，引脚间距较大，存在成本大等问题。
实用新型内容
[0003]本实用新型的目的在于，针对上述问题，提出一种14SDIP半导体封装结构，以实现降低成本的优点。
[0004]为实现上述目的，本实用新型采用的技术方案是:
[0005]一种14SDIP半导体封装结构，包括基体、盖子和管脚，所述管脚为14个，14个所述管脚均分设置在基体的两侧，相邻管脚的间距为1.575cm，所述盖子设置在基体的底部，且盖子嵌在基体上。
[0006]进一步的，所述基体的长为11.06cm，所述基体的宽为11cm。
[0007]进一步的，所述盖子中心处设置直径为0.9cm的圆孔。
[0008]进一步的，所述基体的尚为2.9cm。
[0009]进一步的，所述基体中部与基体顶部的间距为1cm。
[0010]本实用新型的技术方案具有以下有益效果:
[0011]本实用新型的技术方案，通过缩短引脚的间距，使得原来设置12个管脚的基体上设置14个管脚，从而减少了材料的使用量，达到了降低成本的目的。且和12个管脚的芯片12DIP共用注塑、成型、测试等设备，进一步的减少了成本。
【专利附图】
【附图说明】
[0012]图1为本实用新型实施例所述的14SDIP半导体封装结构的结构示意图；
[0013]图2为图1所示的14SDIP半导体封装结构的侧视示意图；
[0014]图3为图1所示的14SDIP半导体封装结构的仰视视示意图。
[0015]结合附图，本实用新型实施例中附图标记如下:
[0016]1-基体；2_基体顶部；3-基体上部；4_基体中部；5_基体下部；6_盖子；8_基体的底部；9_管脚；10-圆孔。
【具体实施方式】
[0017]以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
[0018]如图1、图2和图3所示，一种14SDIP半导体封装结构，包括基体1、盖子6和管脚9，管脚9为14个，14个管脚9均分设置在基体I的两侧，一边设置7个。相邻管脚9的间距为1.575cm，盖子(CAP) 6设置在基体的底部，且盖子6嵌在基体上。
[0019]其中，基体I的长为11.06cm，基体的宽为11cm。盖子中心处设置直径为0.9cm的圆孔10。基体I的高为2.9cm，基体中部4与基体顶部2的间距为1cm。
[0020]封装时，将芯片放入基体内，用盖子将芯片封好，圆孔10的作用是保证外界的光可以照射到芯片上。
[0021]最后应说明的是:以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种14SDIP半导体封装结构，其特征在于，包括基体、盖子和管脚，所述管脚为14个，14个所述管脚均分设置在基体的两侧，相邻管脚的间距为1.575cm，所述盖子设置在基体的底部，且盖子嵌在基体上。
2.根据权利要求1所述的14SDIP半导体封装结构，其特征在于，所述基体的长为11.06cm，所述基体的宽为11cm。
3.根据权利要求2所述的14SDIP半导体封装结构，其特征在于，所述盖子中心处设置直径为0.9cm的圆孔。
4.根据权利要求2所述的14SDIP半导体封装结构，其特征在于，所述基体的高为2.9cm0
5.根据权利要求4所述的14SDIP半导体封装结构，其特征在于，所述基体中部与基体顶部的间距为1cm。
【文档编号】H01L23/31GK204243027SQ201420768050
【公开日】2015年4月1日 申请日期:2014年12月9日 优先权日:2014年12月9日
【发明者】金雷 申请人:江苏钜芯集成电路技术有限公司