驱动电路结构及其制作方法与流程

技术特征：
1.一种驱动电路结构，配置于一基板上，并包括：一第一薄膜晶体管，具有一第一半导体通道区；一第二薄膜晶体管，具有一第二半导体通道区；一第一绝缘层，覆盖该第一薄膜晶体管，并具有一开口，该开口的面积暴露出该第二薄膜晶体管的该第二半导体通道区的面积；以及一第二绝缘层，配置于该第一绝缘层上，覆盖该第二薄膜晶体管，并填充该开口的该面积而覆盖该第二半导体通道区的面积，其中该第一绝缘层与该第二绝缘层的其中一者为含铝绝缘层，另一者则否，其中该第一绝缘层为该含铝绝缘层，且该第一薄膜晶体管用以施加正偏压至少8.5小时，而该第二薄膜晶体管用以施加负偏压至少8.5小时；或者该第二绝缘层为该含铝绝缘层，且该第一薄膜晶体管用以施加负偏压至少8.5小时，而该第二薄膜晶体管用以施加正偏压至少8.5小时。2.如权利要求1所述的驱动电路结构，其中该第二绝缘层全面覆盖该第一薄膜晶体管与该第二薄膜晶体管。3.如权利要求1所述的驱动电路结构，还包括一第一蚀刻阻挡图案与一第二蚀刻阻挡图案，该第一蚀刻阻挡图案位于该第一半导体通道区与该第一绝缘层之间，而该第二蚀刻阻挡图案位于该第二半导体通道区与该第二绝缘层之间。4.如权利要求1所述的驱动电路结构，其中该第一薄膜晶体管包括一第一栅极、一第一源极、一第一漏极与一第一半导体通道层，该第一半导体通道层的部分面积为该第一半导体通道区，该第一栅极用以控制该第一半导体通道区的致能与否，该第一源极与该第一漏极通过致能的该第一半导体通道区而彼此导通；并且该第二薄膜晶体管包括一第二栅极、一第二源极、一第二漏极与一第...