VDMOS器件的制作方法及VDMOS器件与流程

本发明涉半导体器件及其制造方法，尤其涉及一种VDMOS器件的制作方法及VDMOS器件。

背景技术：

由于垂直双扩散金属氧化物半导体器件(VDMOS，Vertical Double-diffused Metal Oxide Semiconductor)具有高输入阻抗、低驱动功率、以及优越的频率特性和热稳定性等特点，广泛地被应用于开关电源、汽车电子、马达驱动、高频振荡器等多个领域。

对于沟槽型VDMOS器件来说，在栅极附近以及耗尽层中会有寄生电容存在，为了减小VDMOS器件本身的功率损耗，希望器件的寄生电容尽可能的小。因此，如何减小器件的寄生电容成为亟需解决的问题。

技术实现要素：

本发明提供一种VDMOS器件的制作方法及VDMOS器件，解决了现有技术中降低寄生电容方法工艺复杂的问题。

本发明一方面提供一种VDMOS器件的制作方法，包括:在第一类型的基底内形成辅助沟槽和栅极沟槽；在所述辅助沟槽内形成第二类型的多晶硅层；在所述基底内且位于所述栅极沟槽的两侧形成第一类型的源区；在所述源区和所述多晶硅层的上表面形成金属层，所述源区和所述多晶硅层通过所述金属层连接。

本发明另一方面提供一种VDMOS器件，该器件包括：第一类型的基底，所述基底具有辅助沟槽和栅极沟槽；第二类型的多晶硅层，形成于所述辅助沟槽中；第一类型的源区，形成于所述栅极沟槽的两侧；金属层，形成于所述源区和所述多晶硅层上，所述源区和所述多晶硅层通过所述金属层连接。

本发明提供的VDMOS器件的制作方法及VDMOS器件，通过在辅助沟槽内 填充多晶硅层，并且利用金属层使得多晶硅层与源区短接，辅助体区耗尽，增加了耗尽层的宽度，从而达到减小器件寄生电容的目的，与现有技术相比，仅需在刻蚀栅极沟槽的同时刻蚀辅助沟槽即可，无需增加工艺步骤，工艺简单。

附图说明

图1为本发明实施例一VDMOS器件的制作方法的流程图；

图2A-2G为制作VDMOS器件的各步骤的结构示意图。

附图标记：

201-基底； 202-第一保护层； 203-辅助沟槽；

204-待深刻沟槽； 205-栅极沟槽； 206-第二保护层；

207-多晶硅层； 208-栅氧化层； 210-辅助氧化层；

211-金属层； 212-体区； 213-源区；

具体实施方式

实施例一

本实施例提供了一种VDMOS器件的制作方法。图1为本发明实施例一VDMOS器件的制作方法的流程图。本实施例的第一类型可以是N型，第二类型可以是P型，当然，也可以是第一类型为P型，第二类型为N型，具体可以根据实际需要设定。如图1所示，该VDMOS器件制作方法可以包括：

步骤101，在第一类型的基底内形成辅助沟槽和栅极沟槽。

具体的，形成辅助沟槽和栅极沟槽的方式可以为，以预设的掩膜为阻挡层，对基底进行刻蚀，例如，可以在基底的表面涂覆有光刻胶，对要形成辅助沟槽和栅极沟槽的部分的光刻胶进行曝光，形成预设图案的光刻胶图案，进而在预设图案的光刻胶的掩蔽下，对基底进行至少一次光刻和/或刻蚀，形成辅助沟槽和栅极沟槽，并去除光刻胶。

或者，为了更好的去除光刻胶，可以在基底与光刻胶之间形成隔离保护层，其中，隔离保护层可以是对基底进行氧化得到的氧化层，也可以为化学气相沉积沉积的氮化硅，进一步的对要形成辅助沟槽和栅极沟槽的部分的光刻胶进行曝光，形成预设图案的光刻胶图案，在预设图案的光刻胶的掩蔽下， 对隔离保护层进行光刻形成预设的掩膜，进一步的，以预设的掩膜作为阻挡层，对基底进行至少一次刻蚀和/或光刻，形成辅助沟槽和栅极沟槽。

其中，辅助沟槽的深度可以与栅极沟槽的深度相等，也可以是辅助沟槽的深度小于栅极沟槽的深度，在本实施例中并不加以限定。

步骤102，在辅助沟槽内形成第二类型的多晶硅层。

在辅助沟槽内形成第二类型的多晶硅层的同时也在栅极沟槽内形成第二类型的多晶硅层，并且在栅极沟槽内形成第二类型的多晶硅层之前，可以先对栅极沟槽进行氧化，形成栅氧化层后，再在栅极沟槽和辅助沟槽内形成多晶硅层。当然，也可以分别在在栅极沟槽和辅助沟槽内形成多晶硅层，对此并不加以限定，从简化工艺的角度，一次同时在栅极沟槽和辅助沟槽内形成多晶硅层为较优选。

步骤103，在基底内且位于栅极沟槽的两侧形成第一类型的源区。

在形成源区之前，在基底内通过离子注入形成第二类型的体区，当然也可以在形成源区之后形成体区，形成体区和源区的顺序并不加以限定。

步骤104，在源区和多晶硅层的上表面形成金属层，源区和多晶硅层通过金属层连接。

其中金属层起到将源区和多晶硅层短接的作用，从而可以辅助体区耗尽，增加了耗尽层的宽度。

由以上技术方案可以看出，本实施例提供的VDMOS器件的制作方法，通过在辅助沟槽内填充多晶硅层，并且利用金属层使得多晶硅层207与源区213短接，辅助体区耗尽，增加了耗尽层的宽度，从而达到减小器件寄生电容的目的。

实施例二

为了更好的说明实施例一，本实施例是在上述实施例的基础上对上述实施例增加附图加以解释说明。如图2A至2G示，图2A-2G为制作VDMOS器件的各步骤的结构示意图。

在本实施例中，辅助沟槽203的深度小于栅极沟槽205的深度。

如图2A所示，在基底201上形成第一保护层202。

其中，第一保护层202可以是对基底201进行氧化得到二氧化硅层后，按照预设图案进行光刻后得到的，也可以为在基底201上化学气相沉积氮化 硅层后，对氮化硅按照预设图案进行光刻后得到的。具体可以根据实际需要选择相应的工艺。

如图2B所示，以第一保护层202为掩膜对基底201进行刻蚀，同时形成辅助沟槽203和待深刻沟槽204。

该步骤中，辅助沟槽203和待深刻沟槽204的深度相等。

如图2C所示，在辅助沟槽203内形成第二保护层206。

更为具体的是，在辅助沟槽203内形成高度高于第一保护层202的第二保护层206。这里需要说明的是，高度高于第一保护层202的第二保护层206是指第二保护层206的上表面距离辅助沟槽203的底面的高度大于第一保护层202距离辅助沟槽203底面所在的平面的垂直高度，这样的目的是保证第二保护层206将辅助沟槽203填满。

第二保护层206只要能将辅助沟槽203遮挡住即可，第二保护层206可以为光刻胶也可以为氮化硅，还可以为二氧化硅。但是，第一保护层202和第二保护层206的材料应为互不相同的，目的是防止在去除第二保护层206的同时也将第一保护层202同时去除掉，若第一保护层202为二氧化硅层，则第二保护层206为光刻胶或氮化硅层，若第一保护层202为氮化硅层，则第二保护层206为光刻胶或二氧化硅层，若第二保护层206为光刻胶，则第一保护层202和第二保护层206为二氧化硅或者氮化硅中的一种，只要保证二者的材料不同即可。

如图2D所示，刻蚀待深刻沟槽204，形成栅极沟槽205。

具体的，以第一保护层202和第二保护层206为掩膜，刻蚀待深刻沟槽204，形成栅极沟槽205，由于形成栅极沟槽205和形成待深刻沟槽204均以第一保护层202作为掩膜，因此不存在光刻对准的问题，提高了器件的产出良率。

在形成辅助沟槽203和栅极沟槽205后，要在辅助沟槽203内形成第二类型的多晶硅层207，在形成多晶硅层207之前，可以先对栅极沟槽205进行氧化，形成栅氧化层208后，再形成多晶硅层207，其中，若第二保护层206为光刻胶，由于光刻胶不能进入氧化炉，因此在形成栅极沟槽205后需要去除第二保护层206,即去除光刻胶。

具体的，如图2D和图2E所示，对栅极沟槽205和辅助沟槽203进行热 氧化，同时形成辅助氧化层210和栅氧化层208。其中，辅助氧化层210是对辅助沟槽203进行氧化形成的，栅氧化层208是对栅极沟槽205氧化形成的。

如图2D和图2F所示，将辅助沟槽203内的辅助氧化层210光刻进行去除，之后在辅助沟槽203内形成第二类型的多晶硅层207。

可替换的，若第二保护层206为氮化硅，则在形成栅极沟槽205后直接以第二保护层206作为阻挡，对栅极沟槽205直接进行氧化，此时氧化得到的氧化层即为栅氧化层208，在形成栅氧化层208之后再将第二保护层206光刻去除，但由于辅助沟槽203具有一定的深度，不便去除光刻胶。

其中，优选的一种方案为，第二保护层206为光刻胶，第一保护层202为二氧化硅，形成二氧化硅只要直接对基底201进行氧化即可，工艺简单，并且第二保护层206是光刻胶可以避免在辅助沟槽204中去除氮化硅不好去除的问题。

此外，形成栅极沟槽205之后，还需要去除第一保护层202。去除第一保护层202只要保证在形成栅极沟槽205之后且在基底201内且位于栅极沟槽205的两侧形成第一类型的源区213之前即可。

进一步的，如图2D和2G所示，在基底201内且位于栅极沟槽205的两侧形成第一类型的源区213，并在源区213和多晶硅层207的上表面形成金属层211，源区213和多晶硅层207通过金属层211连接。

其中，在形成源区213之前，可以在基底201内通过离子注入形成第二类型的体区212，当然也可以在形成源区213之后形成体区212，形成体区212和源区213的顺序并不加以限定。

在本实施例中，由于辅助沟槽203的深度小于栅极沟槽205的深度，可以维持器件的电场线保持在一个平面结的状态，也就是说，本实施例减小了器件寄生电容的同时，并不影响器件的阈值电压。而现有技术中，增加栅氧化层的厚度来降低器件的寄生电容的方法则会影响器件的阈值电压，使器件的阈值电压变小。此外，由于仅需在刻蚀栅极沟槽的同时刻蚀辅助沟槽即可，无需增加工艺步骤，工艺简单。

实施例三

本实施例提供一种VDMOS器件，该VDMOS器件可以按照上述实施例中的 VDMOS器件的制作方法进行制造，其中，如图2D和图2G所示，本实施例提供的VDMOS器件包括：第一类型的基底201、第二类型的多晶硅层207、第一类型的源区213和金属层211。其中，基底201内形成有辅助沟槽203和栅极沟槽205，多晶硅层207形成于辅助沟槽203中，源区213形成于栅极沟槽205的两侧，金属层211形成于源区213和多晶硅层207上，源区213和多晶硅层207通过金属层211连接。

本实施例提供的VDMOS器件，通过在辅助沟槽203内填充多晶硅层207，并且利用金属层211使得多晶硅层207与源区213短接，辅助体区耗尽，增加了耗尽层的宽度，从而达到减小器件寄生电容的目的，与现有技术相比，仅需在刻蚀栅极沟槽的同时刻蚀辅助沟槽即可，无需增加工艺步骤，工艺简单。

在上述实施例的基础上，本实施例还提供一种VDMOS器件，在该器件中，辅助沟槽203的深度小于栅极沟槽205的深度，由于辅助沟槽203的深度小于栅极沟槽205的深度，可以维持器件的电场线保持在一个平面结的状态，也就是说，本实施例在减小了器件寄生电容的同时，并不影响器件的阈值电压。而现有技术中，增加栅氧化层的厚度来降低器件的寄生电容的方法则会影响器件的阈值电压，使器件的阈值电压变小。

需要说明的是，本实施例提供的VDMOS器件可以采用实施例一和实施例二中提供的VDMOS的制作方法进行制作，但是本实施例提供的VDMOS器件仍然可以采用其他方法进行制作，任何与本实施例提供的VDMOS器件的结构相同的器件都应落入本发明权利要求请求保护的器件结构的范围内。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。