VDMOS器件的制作方法及VDMOS器件与流程

本发明涉半导体器件及其制造方法，尤其涉及一种VDMOS器件的制作方法及VDMOS器件。

背景技术：

由于垂直双扩散金属氧化物半导体器件(VDMOS，Vertical Double-diffused Metal Oxide Semiconductor)具有高输入阻抗、低驱动功率、以及优越的频率特性和热稳定性等特点，广泛地被应用于开关电源，汽车电子，马达驱动，高频振荡器等多个领域。

击穿电压是衡量VDMOS器件特性的一个重要参数，但是对于沟槽型VDMOS器件来说，当器件外加反偏电压时，器件的耗尽区沿沟槽的方向会出现电场集中的现象。图1为现有技术的VDMOS器件外加反偏电压时的结构示意图，该VDMOS器件包括：基底100、第一沟槽200、第二沟槽201、体区300和耗尽层400，由于沟槽的存在导致器件内部在第一沟槽200和第二沟槽201的中间处耗尽层400会出现电场集中的尖峰4000。而这种电场集中的现象会导致器件的击穿电压降低。

技术实现要素：

本发明提供一种VDMOS器件的制作方法及VDMOS器件，以克服现有的沟槽型VDMOS在外加反偏电压时耗尽层出现电场集中的尖峰，进而影响到器件的击穿电压的技术问题。

本发明一方面提供一种VDMOS器件的制作方法，包括：

在基底中形成凹槽；

在所述凹槽中形成多晶硅层，所述多晶硅层包括第一多晶硅层和第二多晶硅层，所述第二多晶硅层位于所述第一多晶硅层上方且所述第二多晶硅层的下表面与所述基底的上表面齐平；

在所述基底上形成侧墙，所述侧墙贴设于所述第二多晶硅层的两侧；

以所述第二多晶硅层和所述侧墙为掩膜，进行第一次离子注入，在所述基底的内部形成第一体区；去除所述第二多晶硅层和所述侧墙；

对所述基底进行第二次离子注入，形成第二体区，所述第二体区包括相邻的第一子区部和第二子区部，所述第一子区部与所述凹槽相邻，所述第二子区部的深度大于所述第一子区部的深度。

本发明另一方面提供一种VDMOS器件，该器件包括：

基底；

凹槽，形成所述基底内；

体区，形成在所述基底内，所述体区与所述凹槽相邻，所述体区包括第一子区部和第二子区部，所述第二子区部的深度大于所述第一子区部的深度，所述第一子区部贴设于所述凹槽两侧，所述第二子区部与所述凹槽间隔预设距离，所述预设距离的宽度与所述第一子区部的宽度相等。

本发明提供的VDMOS器件的制作方法及VDMOS器件，通过两次离子注入后形成第二体区，其中第二体区的第二子区部的深度大于第一子区部的深度，因此在对器件外加反偏电压时，形成的耗尽层可以抵消沟槽间的电场集中，从而提高了器件的击穿电压。

附图说明

图1为现有技术的VDMOS器件的结构示意图；

图2为本发明VDMOS器件的制作方法的流程图；

图3A-3F为制作VDMOS器件的各步骤的结构示意图。

具体实施方式

实施例一

本实施例提供一种VDMOS器件的制作方法。图2为本实施例沟VDMOS器件的制作方法的流程图，如图2所示，该VDMOS器件制作方法可以包括：

步骤210，在基底中形成凹槽。

具体的，在基底中形成凹槽的过程可以是：在基底表面涂覆有光刻胶，对该光刻胶进行曝光显影，形成具有预设图案的光刻胶，以该具有预设图案 的光刻胶为掩膜对基底进行刻蚀，形成凹槽。其中，为了在后续过程中更好的去除光刻胶，可以在基底的上表面形成隔离层，对该隔离层进行光刻，形成第一保护层，即在基底的上表面形成第一保护层，以该第一保护层为掩膜，在基底中形成凹槽。

步骤211，在凹槽中形成多晶硅层，其中，多晶硅层包括第一多晶硅层和第二多晶硅层，第二多晶硅层位于第一多晶硅层上方且第二多晶硅层的下表面与基底的上表面齐平。

其中，第一多晶硅层与第二多晶硅层可以是同时形成的，在这里只是为了描述方面而将多晶硅层分成两部分进行描述。当然，第一多晶硅层与第二多晶硅层也可以是分成两次或者多次形成的，在此并不加以限定。例如，可以在基底表面和沟槽内填充多晶硅，然后利用光刻的方式形成多晶硅层。形成多晶硅层可以利用现有技术的方式进行形成，在此不一一列举。

步骤212，在基底上形成侧墙，该侧墙贴设于第二多晶硅层的两侧。

侧墙主要是为了在后续的第一体区的注入过程中，起到阻挡的作用，因此侧墙的厚度与第一体区的浓度有关，侧墙的厚度可以根据第一体区的浓度而进行适应性的更改。侧墙的材料可以是氮化硅，也可以为二氧化硅，具体可以根据实际需要选择。

步骤213，以第二多晶硅层和侧墙为掩膜，进行第一次离子注入，在基底的内部形成第一体区。

第一次离子注入后可以包括加热驱入的过程，从而使离子扩散，增大第一体区的深度。其中，注入的离子可以为硼离子。

步骤214，去除第二多晶硅层和侧墙。

其中，可以采用化学机械掩膜的方式去除第二多晶硅层和侧墙。

步骤215，对基底进行第二次离子注入，形成第二体区，第二体区包括相邻的第一子区部和第二子区部，第一子区部与凹槽相邻，第二子区部的深度大于第一子区部的深度。

其中，第一子区部和第二子区部是为了方便描述结构而定义的。这里的离子注入之后也可以包括加热驱入，或者，在步骤213中，不进行加热驱入，在步骤215中对两次注入的离子共同加热，只要保证第二子区部的深度大于第一子区部的深度即可，具体进行一次加热驱入还是两次加热驱入在此并不 加以限定。

由于第二体区的形成实际是由两次离子注入后最终形成的，第一次离子注入是在步骤213中，以第二多晶硅层和侧墙为掩膜进行离子注入，此时的注入窗口较窄，而第二次离子注入是在步骤215中，此时已经去除了第二多晶硅层和侧墙，第二次离子注入的注入窗口较宽，因此会形成第二子区部的深度大于第一子区部深度的体区形貌。

由以上技术方案可以看出，本实施例提供的VDMOS器件的制作方法，通过两次离子注入后形成第二体区，其中第二体区的第二子区部的深度大于与凹槽相邻的第一子区部的深度，因此在对器件外加反偏电压时，形成的耗尽层可以抵消沟槽间形成的电场集中，从而提高了器件的击穿电压。

实施例二

为了更好的说明实施例一，本实施例是在上述实施例的基础上对上述实施例增加附图加以解释说明。如图3A至3F示，图3A-3F为制作VDMOS器件的各步骤的结构示意图。

如图3A所示，在基底301的上表面形成第一保护层303，以第一保护层303为掩膜，在基底301中形成凹槽302。

第一保护层303可以是对基底301进行氧化得到的氧化层，对氧化层光刻后形成的，也可以是在基底301上化学气相沉积沉积的一层保护层，对保护层进行光刻后形成的。第一保护层303可以是二氧化硅也可以是氮化硅。在形成第一保护层303后，以第一保护层303作为掩膜，对基底301进行刻蚀，例如可以采用干法刻蚀对基底301进行刻蚀。

如图3A和3B所示，在凹槽302中形成多晶硅层304，其中，多晶硅层304包括第一多晶硅层3041和第二多晶硅层3042，第二多晶硅层3042位于第一多晶硅层3041上方，且第二多晶硅层3042的下表面与基底301的上表面齐平。

具体的，在第一保护层303的上表面和沟槽302内形成多晶硅，并对多晶硅进行回刻，直至将多晶硅回刻至上表面与第一保护层303齐平，形成多晶硅层304，然后去除第一保护层303。其中，还可以在基底301中形成凹槽302之后，对凹槽302进行热氧化，生成栅氧化层305，然后填充多晶硅层304，该栅氧化层305位于凹槽302与多晶硅层304之间。

进一步的，在形成多晶硅层304后，将第一保护层303去除，并如图3D所示，在基底301上形成侧墙3061，侧墙3061贴设于第二多晶硅层3042的两侧，具体的，如图3C所示，在基底301的上表面、第二多晶硅层3042的上表面和侧面形成第二保护层306，即在图3B所示的器件上整体形成一层第二保护层306，具体可以采用化学气相沉积的方式形成第二保护层306。

其中第二保护层306包括水平部3062和侧墙3061，侧墙3061位于第二多晶硅层3042的两侧，水平部3062包括第一水平部31和第二水平部32，第一水平部31位于基底301的上表面，第二水平部32位于侧墙3061和第二多晶硅层3042的上表面，由于是化学气相沉积形成的第二保护层306，因此侧墙3061在水平方向的厚度与水平部3062在竖直方向的厚度是相等的。

下文所指的第二保护层306的厚度是指侧墙3061在水平方向的厚度和水平部3062在竖直方向的厚度，第二保护层306厚度为800埃-2000埃之间的任意厚度，其中第二保护层306可以为二氧化硅或者氮化硅的任一种，其中第一保护层303也为二氧化硅或者氮化硅的任一种，其与第二保护层306的材料可以相同也可以不同。

进一步的，纵向刻蚀第二保护层306，形成侧墙3061，即对第二保护层306做干法刻蚀，由于干法刻蚀是各向异性的，因此沿着纵向对第二保护层306进行刻蚀，水平部3062均被刻蚀掉，形成侧墙3061。

如图3D和3E所示，以第二多晶硅层3042和侧墙3061为掩膜，进行第一次离子注入，在基底301的内部形成第一体区，并在去除第二多晶硅层3042和侧墙3061之后，对基底301进行第二次离子注入，形成第二体区307，其中，第一次离子注入的离子注入剂量与第二次离子注入的离子注入剂量相等，并且所述第一次离子注入的注入能量大于所述第二次离子注入的注入能量，因而形成的第二体区307包括相邻的第一子区部3071和第二子区部3072，第一子区部3071与凹槽302相邻，第二子区部3072的深度大于第一子区部3071的深度，其中凹槽302请参照图3A。

在这里一个具体的例子为，第一次注入的离子剂量为1E13-9E13个原子，第一次离子注入的注入能量为120KeV-180KeV，第二次离子注入的离子剂量同样为1E13-9E13个原子，第二次离子注入的注入能量为40KeV-80KeV。进一步的，还可以在第二次离子注入完成后，进行加热驱入，加热温度在900 ℃-1300℃之间，加热时间在100分钟-200分钟之间。

如图3F，本实施例提供的VDMOS制作方法中，还形成源区308，介质层309和金属层310，其中，源区308位于凹槽302的两侧，介质层309形成在基底301上，并将源区308的部分区域覆盖住，金属层310形成在介质层309和基底301上，并使源区308与体区短接，辅助体区耗尽。由于本实施例的VDMOS器件的制作方法中，对体区形貌根据耗尽层的电场做了优化，器件反偏时的耗尽区的边界311在两沟槽之间不会出现电场集中的区域，是平滑的弧形，因此，提高了器件的击穿电压。

由以上技术方案可以看出，本实施例提供的VDMOS器件的制作方法，通过两次离子注入后形成第二体区，其中第二体区的第二子区部的深度大于与凹槽相邻的第一子区部的深度，因此在对器件外加反偏电压时，形成的耗尽层可以抵消沟槽间形成的电场集中，从而提高了器件的击穿电压。

实施例三

本实施例还提供一种VDMOS器件，该VDMOS器件可以按照上述实施例中的VDMOS器件的制作方法进行制造，如图3A和图3E所示，该VDMOS器件包括：基底301、凹槽302和体区，具体的，凹槽302形成基底301内，体区也形成在基底301内，其中，体区与凹槽302相邻，体区包括第一子区部3071和第二子区部3072，第二子区部3072的深度大于第一子区部3071的深度，第一子区部3071贴设于凹槽302两侧，第二子区部3072与凹槽302间隔预设距离，该预设距离的宽度与第一子区部的宽度相等。需要说明的是，本实施例中的体区是与方法实施例中的第二体区307相对应的，为了避免附图标记重复，因而这里没有给出体区的附图标记。

本实施例提供的VDMOS器件还包括第一多晶硅层3041和栅氧化层305，其中，第一多晶硅层3041位于凹槽302内，且第一多晶硅层3041的上表面与基底301的上表面齐平。栅氧化层305位于凹槽302与第一多晶硅层3041之间。具体的，形成第一多晶硅层3041和凹槽302的方法及工艺可以参照方法实施例，在此不再赘述。

为了便于理解本申请VDMOS器件的制作工艺，如图3F所示，本实施例提供的VDMOS器件还包括源区308，介质层309和金属层310，其中，源区308位于凹槽302的两侧，介质层309形成在基底301上，并将源区308的部分 区域覆盖住，金属层310形成在介质层309和基底301上，并使源区308与体区短接，辅助体区耗尽。由于本实施例的VDMOS器件的体区形貌根据耗尽层的电场做了优化，器件反偏时的耗尽区的边界311在两沟槽之间不会出现电场集中的区域，是平滑的弧形，因此，提高了器件的击穿电压。

由以上技术方案可以看出，本实施例提供的VDMOS器件，第二子区部3072的深度大于与凹槽302相邻的第一子区部3071的深度，因此在对器件外加反偏电压时，形成的耗尽层可以抵消沟槽间形成的电场集中，从而提高了器件的击穿电压。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。