半导体结构的形成方法与流程

本发明涉及半导体领域，尤其涉及一种半导体结构的形成方法。

背景技术：

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，mosfet场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(sce：short-channeleffects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面mosfet晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(finfet)。finfet中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面mosfet器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且finfet相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

但是，现有技术形成的半导体器件的电学性能较差。

技术实现要素：

本发明解决的问题是提供一种半导体结构的形成方法，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法。包括如下步骤：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述鳍部的顶部和侧壁表面形成有屏蔽层；采用含氟气体去除所述屏蔽层；去除所述屏蔽层之后，对所述鳍部进行表面处理以去除所述鳍部表面的含氟副产物；形成横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面的栅极结构。

可选的，所述屏蔽层的材料为氧化硅或氮氧化硅。

可选的，去除所述屏蔽层的工艺为siconi刻蚀工艺。

可选的，所述siconi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体刻蚀所述屏蔽层，形成含氟副产物；进行退火工艺，将所述含氟副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

可选的，所述siconi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为200sccm至500sccm，腔室压强为2torr至10torr，工艺时间为20s至100s，所述退火工艺的温度为100℃至200℃。

可选的，所述鳍部的材料为硅，所述含氟副产物与所述鳍部表面形成硅-氟键，对所述鳍部进行表面处理的步骤包括：对所述鳍部进行光照工艺，使所述硅-氟键断开；进行所述光照工艺之后，对所述鳍部表面进行氧化处理，在所述鳍部表面形成氧化层；去除所述氧化层。

可选的，采用紫外线对所述鳍部进行光照工艺，光照强度为1mw/cm²至200mw/cm²，工艺温度为350℃至650℃，工艺时间为20min至200min。

可选的，对所述鳍部进行氧化处理的工艺为湿法氧化工艺或干法氧化工艺。

可选的，通过臭氧对所述鳍部进行湿法氧化工艺，工艺时间为60s至150s。

可选的，对所述鳍部进行氧化处理的工艺为干法氧化工艺，反应气体为氧气，载气为氮气，氧气与氮气的流量之比为1：60至1：20，工艺时间为10s至100s，工艺温度为650℃至950℃，腔室压强为30torr至200torr。

可选的，所述氧化层的材料为氧化硅。

可选的，去除所述氧化层的工艺为湿法刻蚀工艺。

可选的，所述湿法刻蚀工艺所采用的溶液为氢氟酸。

可选的，所述氢氟酸的体积浓度为100：1至1000：1。

可选的，所述栅极结构为伪栅结构。

可选的，形成所述伪栅结构的步骤包括：形成横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面的伪栅氧化层；在所述伪栅氧化层表面形成伪栅电极层。

可选的，所述伪栅氧化层的材料为氧化硅。

可选的，形成所述伪栅氧化层的工艺为原位蒸汽生成氧化工艺。

可选的，所述伪栅电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。

可选的，形成所述半导体基底的步骤包括：提供初始基底；在所述基底上形成图形化的硬掩膜层；以所述硬掩模层为掩膜，刻蚀所述初始基底，形成若干分立的凸起，刻蚀后的初始基底作为衬底，位于所述衬底表面的凸起作为鳍部；在所述鳍部的顶部和侧壁表面形成屏蔽层；以所述屏蔽层作为注入缓冲层，对所述鳍部进行阈值电压调节掺杂处理。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在采用含氟气体去除屏蔽层之后，在所述鳍部表面形成栅极结构之前，先对所述鳍部进行表面处理，去除因所述屏蔽层的去除工艺而残留于所述鳍部表面的含氟的副产物，避免残留的氟对所述鳍部的质量造成不良影响，从而提高鳍部内硅沟道的界面质量，进而提高半导体器件的载流子迁移率、可靠性等电学性能。

可选方案中，所述含氟副产物与所述鳍部表面形成硅-氟键，对所述鳍部进行表面处理时，先采用紫外线对所述鳍部进行光照工艺，使硅-氟键断开，再对所述鳍部表面进行氧化处理，使硅键与氧结合形成氧化层，最后通过湿法刻蚀工艺刻蚀去除形成的氧化层，有效地去除所述鳍部表面残留的氟，从而提高鳍部内沟道的界面质量，提高半导体器件的载流子迁移率、可靠性等电学性能。

附图说明

图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应结构 示意图。

具体实施方式

由背景技术可知，现有技术形成的半导体器件的电性能较差。分析其原因在于：

为了形成具有不同阈值电压的半导体器件，在形成栅极结构之前，需对鳍部进行阈值电压调节掺杂处理。在进行阈值电压调节掺杂处理之前，先在鳍部的顶部和侧壁表面形成屏蔽层，在阈值电压调节掺杂处理过程中，所述屏蔽层作为注入缓冲层，能够减小掺杂处理对鳍部造成的晶格损伤，在完成阈值电压调节掺杂处理之后，还需去除所述屏蔽层。

然而，去除所述屏蔽层的工艺中，刻蚀屏蔽层形成的副产物为含氟副产物，副产物经退火工艺升华分解为气态产物，去除所述气态产物之后，还有一部分含氟副产物残留于鳍部表面，所述含氟副产物与所述鳍部表面形成硅-氟键，形成硅-氟键后的含氟副产物难以被去除，而残留的氟容易降低硅沟道的界面质量、降低器件的载流子迁移率和可靠性性能。

为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述鳍部表面形成有屏蔽层；采用含氟气体去除所述屏蔽层；去除所述屏蔽层之后，对所述鳍部进行表面处理以去除所述鳍部表面的含氟副产物；形成横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面的栅极结构。

本发明在采用含氟气体去除所述屏蔽层之后，在所述鳍部表面形成栅极结构之前，先对所述鳍部进行表面处理，去除因所述屏蔽层的去除工艺而残留于所述鳍部表面的含氟的副产物，避免残留的氟对所述鳍部的质量造成不良影响，从而提高鳍部内硅沟道的界面质量，进而提高半导体器件的载流子迁移率、可靠性等电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

结合参考图1至图3，形成半导体基底，所述半导体基底包括衬底100、凸出于所述衬底100的鳍部110，所述鳍部110的顶部和侧壁表面形成有屏蔽层102(如图3所示)。以下结合附图，对形成所述半导体基底的步骤做具体说明。

如图1所示，形成半导体基底，所述半导体基底包括衬底100、凸出于所述衬底100的鳍部110。

所述半导体基底为后续形成器件提供工艺平台。本实施例中，所述半导体基底用于形成n型器件或p型器件。

所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部110的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述鳍部110的材料为硅。

具体地，形成所述半导体基底的步骤包括：提供初始基底，在所述基底上形成图形化的硬掩膜层200，所述硬掩膜层200的形貌、尺寸及位置与后续形成的鳍部的形貌、尺寸及位置相同；以所述硬掩模层200为掩膜，刻蚀所述初始基底，形成若干分立的凸起，刻蚀后的初始基底作为衬底100，位于所述衬底100表面的凸起作为鳍部110。

本实施例中，所述鳍部110的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即所述鳍部的顶部尺寸等于底部尺寸。

本实施例中，所述硬掩膜层200的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层200表面能够作为平坦化工艺的停止位置，且所述硬掩膜层200还能够起到保护所述鳍部110顶部的作用。

在其他实施例中，在初始基底上形成硬掩膜层之前，还包括：在所述初始基底上形成氧化层，所述氧化层作为所述硬掩膜层的缓冲层，从而增加所述硬掩膜层在所述鳍部顶部的粘附性。

需要说明的是，在形成所述鳍部110之后，还包括：在所述鳍部110表面形成线性氧化层(图未示)，用于修复所述鳍部110。

在刻蚀所述初始基底形成所述鳍部110的过程中，刻蚀工艺容易在所述鳍部110表面形成凸出的棱角或使表面具有缺陷，这容易影响鳍式场效应管的器件性能。

因此，本实施例对所述鳍部110进行氧化处理以在所述鳍部110表面形成线性氧化层。在氧化处理过程中，由于所述鳍部110凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述线性氧化层之后，不仅所述鳍部110表面的缺陷层被去除，且凸出棱角部分也被去除，使所述鳍部110的表面光滑，晶格质量得到改善，避免所述鳍部110顶角尖端放电问题，有利于改善鳍式场效应管的性能。

所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对所述衬底100表面进行氧化，因此，所述线性氧化层还位于所述衬底100表面。本实施例中，采用issg(原位蒸汽生成，in-situstreamgeneration)氧化工艺对所述鳍部110进行氧化处理，形成所述线性氧化层。

本实施例中，所述鳍部110的材料为硅。相应的，所述线性氧化层的材料为氧化硅。

如图2所示，在所述鳍部110之间的衬底100表面形成隔离层101。

所述隔离层101作为半导体结构的隔离结构，用于对相邻器件之间起到隔离作用，所述隔离层101的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层101的材料为氧化硅。

需要说明的是，本实施例中，所述隔离层101是浅沟槽隔离层，但不限于浅沟槽隔离层。

具体地，形成所述隔离层101的步骤包括：在所述鳍部110表面形成隔离膜，所述隔离膜还覆盖所述硬掩膜层200(如图1所示)表面，所述隔离膜的顶部高于所述硬掩膜层200顶部；平坦化所述隔离膜直至露出所述硬掩膜层200表面；回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层101；去除所述硬掩膜层200。

所述隔离膜的材料与所述鳍部110以及衬底100的材料不同，且所述隔 离膜的材料为易于被去除的材料，使得后续回刻蚀去除部分厚度的所述隔离膜的工艺不会对所述鳍部110造成损伤。所述隔离膜的材料可以为非晶碳、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅，形成所述隔离膜的工艺可以为化学气相沉积、物理气相沉积或原子层沉积工艺。

本实施例中，所述隔离膜的材料为氧化硅，形成所述隔离膜的工艺为化学气相沉积工艺。

本实施例中，采用化学机械研磨工艺平坦化所述隔离膜直至露出所述掩膜层200表面；采用干法刻蚀工艺、湿法刻蚀工艺，或干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层101。

需要说明的是，所述隔离层101的厚度与所述鳍部110的高度之比大于等于1/4且小于等于1/2。本实施例中，所述隔离层101的厚度与所述鳍部110的高度之比为1/2。

如图3所示，在所述鳍部110顶部和侧壁表面、以及隔离层101表面形成屏蔽层102。

在后续的掺杂处理过程中，所述屏蔽层102作为注入缓冲层，能够减小掺杂处理对所述鳍部110造成的晶格损伤。

所述屏蔽层102的材料可以为氧化硅或氮氧化硅。本实施例中，所述屏蔽层102的材料为氧化硅。

需要说明的是，所述屏蔽层102形成于所述鳍部110的顶部和侧壁表面，所述屏蔽层102还形成于所述隔离层101表面。形成所述屏蔽层102之后，还包括：对所述鳍部110进行阈值电压调节掺杂处理。

本实施例中，所述半导体基底用于形成n型器件或p型器件。所述鳍部110的数量为多个，相应的，所述鳍部110包括用于形成n型器件的n型鳍部，以及用于形成p型器件的p型鳍部；分别对所述n型鳍部和p型鳍部进行n型调整阈值电压调节掺杂处理和p型调整阈值电压调节掺杂处理。

参考图4，采用含氟气体去除所述屏蔽层102(如图3所示)。

所述屏蔽层102作为注入缓冲层，用于减小掺杂处理对所述鳍部110造成的晶格损伤，完成所述掺杂处理之后，去除所述屏蔽层102。

去除所述屏蔽层102的工艺可以为干法刻蚀工艺或湿法刻蚀工艺。本实施例中，采用干法刻蚀工艺去除所述屏蔽层102，所述干法刻蚀工艺为siconi刻蚀工艺。

siconi刻蚀工艺对所述屏蔽层102的去除速率大于对所述隔离层101的去除速率，因此，在去除所述屏蔽层102的同时可以减小对所述隔离层101的损耗；且siconi刻蚀工艺有利于改善刻蚀工艺对图形密集区和图形稀疏区的负载效应，从而提高鳍部110高度的均一性。

具体地，所述siconi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体刻蚀所述屏蔽层102，形成含氟副产物；进行退火工艺，将所述含氟副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

本实施例中，所述siconi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为200sccm至500sccm，腔室压强为2torr至10torr，工艺时间为20s至100s。

需要说明的是，所述退火工艺的温度不宜过高，也不宜过低。当所述退火工艺的温度过低时，难以将所述含氟副产物升华分解为气态产物，从而容易造成所述含氟副产物过多地残留于所述鳍部110表面，而残留的氟容易降低硅沟道的界面质量、降低器件的载流子迁移率和可靠性性能，进而容易降低半导体器件的电学性能；当所述退火工艺的温度过高时，容易对阈值电压调节掺杂处理工艺中注入的离子分布造成不良影响，从而容易对半导体器件的电学性能造成影响。为此，本实施例中，将所述退火工艺的温度设定为100℃至200℃。

参考图5，去除所述屏蔽层102(如图3所示)之后，对所述鳍部110进行表面处理以去除所述鳍部110表面的含氟副产物。

需要说明的是，所述鳍部110的材料为硅，所述含氟副产物容易与所述鳍部110表面形成硅-氟键。

为此，对所述鳍部110进行表面处理的步骤包括：对所述鳍部110进行光照工艺300，使所述硅-氟键断开；进行所述光照工艺300之后，对所述鳍部110表面进行氧化处理，在所述鳍部表面形成氧化层；去除所述氧化层。

本实施例中，采用紫外线对所述鳍部110进行光照工艺300。需要说明的是，采用紫外线对所述鳍部进行光照工艺300的参数设定需控制在合理范围内，否则难以使所述鳍部110表面的硅-氟键断开，从而不利于后续的含氟副产物的去除工艺。具体地，本实施例中，光照强度为1mw/cm²至200mw/cm²，工艺温度为350℃至650℃，工艺时间为20min至200min。

本实施例中，对所述鳍部110进行氧化处理的工艺可以为湿法氧化工艺或干法氧化工艺。其中，可以通过臭氧对所述鳍部110进行湿法氧化工艺，所述湿法氧化工艺的工艺时间为60s至150s；或者，对所述鳍部110进行氧化处理的工艺为干法氧化工艺，具体地，所述干法氧化工艺的工艺参数包括：反应气体为氧气，载气为氮气，氧气与氮气的流量之比为1：60至1：20，工艺时间为10s至100s，工艺温度为650℃至950℃，腔室压强为30torr至200torr。

本实施例中，所述氧化层的材料为氧化硅。去除所述氧化层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的溶液为氢氟酸。其中，所述氢氟酸的体积浓度为100：1至1000：1。

参考图6，形成横跨所述鳍部110且覆盖所述鳍部110的部分顶部表面和侧壁表面的栅极结构103。

所述栅极结构103可以为实际的栅极结构，还可以为伪栅结构。本实施例中，所述栅极结构103为伪栅结构。所述栅极结构103用于为后续形成的实际栅极结构占据空间位置。

具体地，形成所述栅极结构103的步骤包括：形成覆盖所述鳍部110的伪栅氧化膜；在所述伪栅氧化膜表面形成伪栅电极膜；对所述伪栅电极膜进行平坦化处理；图形化所述伪栅氧化膜和伪栅电极膜，形成横跨所述鳍部110且覆盖所述鳍部110的部分顶部表面和侧壁表面的伪栅氧化层，在所述伪栅氧化层表面形成伪栅电极层；所述伪栅氧化层和所述伪栅电极层构成所述栅 极结构103。

所述伪栅氧化层的材料为氧化硅。所述伪栅电极层的材料可以为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述伪栅电极层的材料为多晶硅。

形成所述伪栅氧化层的工艺为原位蒸汽生成氧化工艺，所述原位蒸汽生成氧化工艺的工艺参数包括：提供o2和h2，o2流量为10sccm至40sccm，h2流量为0.2sccm至2sccm，腔室温度为900℃至1100℃，腔室压强为4torr至10torr，工艺时间为5s至30s。

本发明在去除所述屏蔽层之后，在所述鳍部表面形成栅极结构之前，先对所述鳍部进行表面处理，去除因所述屏蔽层的去除工艺而残留于所述鳍部表面的含氟的副产物，避免残留的氟对所述鳍部的质量造成不良影响，从而提高鳍部内硅沟道的界面质量，提高半导体器件的载流子迁移率、可靠性等电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。