半导体结构及其形成方法与流程

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着集成电路高密度的发展趋势，构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。

浅沟槽隔离(shallowtrenchisolation，sti)技术具有良好的隔离效果(例如：工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。因此，随着集成电路尺寸的减小，器件有源区之间的隔离现主要采用浅沟槽隔离结构。

但是，现有技术隔离结构的形成工艺容易对半导体器件的电学性能造成不良影响。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述鳍部侧壁和顶部形成牺牲层；形成所述牺牲层后，在相邻所述鳍部之间的衬底上形成前驱隔离膜，所述前驱隔离膜顶部高于所述鳍部顶部；对所述前驱隔离膜进行退火工艺，将所述前驱隔离膜转化为隔离膜；去除部分厚度的隔离膜，暴露出鳍部顶部以及部分侧壁，形成隔离结构。

可选的，所述牺牲层的材料为富硅氧化硅或无定型硅。

可选的，所述富硅氧化硅中，硅的原子百分比含量为50％至75％。

可选的，形成所述牺牲层的工艺为原子层沉积工艺。

可选的，所述牺牲层为富硅氧化层，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入含si和o的前驱体，工艺温度为80摄氏度至300摄氏度，压强为1毫托至500毫托，沉积次数为8次至50次。

可选的，所述牺牲层的厚度为至

可选的，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。

可选的，形成所述前驱隔离膜的工艺为流动性化学气相沉积工艺或高纵宽比化学气相沉积工艺。

可选的，所述隔离结构的材料为氧化硅，所述流动性化学气相沉积工艺的步骤包括：在所述衬底上沉积包含si和o的薄膜前驱体；对所述薄膜前驱体进行水汽退火处理，形成前驱隔离膜。

可选的，沉积所述薄膜前驱体的工艺温度为50摄氏度至90摄氏度；所述水汽退火处理的工艺参数包括：退火温度为400℃至800℃，退火时间为15分钟至120分钟。

可选的，所述退火工艺为快速热退火处理。

可选的，所述退火工艺的参数包括：退火温度为900℃至1050℃，退火时间为10分钟至40分钟，压强为一个标准大气压。

可选的，形成所述衬底和鳍部的步骤包括：提供初始衬底；在所述初始衬底上形成图形化的硬掩膜层；以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底，位于衬底表面的凸起作为鳍部；在所述鳍部侧壁和顶部形成牺牲层的步骤中，所述牺牲层还位于所述硬掩膜层顶部、侧壁和衬底上；在相邻所述鳍部之间的衬底上形成前驱隔离膜的步骤中，所述前驱隔离膜顶部高于所述硬掩膜层顶部；将所述前驱隔离膜转化为隔离膜后，去除部分厚度的隔离膜之前，所述形成方法还包括：采用平坦化工艺，去除高于所述硬掩膜层顶部的隔离膜。

可选的，去除部分厚度的隔离膜的工艺为干法刻蚀工艺、湿法刻蚀工艺，或干法刻蚀工艺和湿法刻蚀工艺相结合的工艺。

可选的，采用湿法刻蚀工艺去除部分厚度的隔离膜，所述湿法刻蚀工艺所采用的溶液为氢氟酸，工艺时间为4分钟至200分钟，所述氢氟酸的体积浓度比为1:3000至1:500。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及凸出于所述衬底的鳍部；隔离结构，位于相邻所述鳍部之间的衬底上，所述隔离结构顶部低于所述鳍部顶部；反应层，位于所述隔离结构和鳍部之间。

可选的，所述反应层的材料为氧化硅。

可选的，所述反应层的厚度为至

可选的，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在形成前驱隔离膜之前，先在鳍部侧壁和顶部形成牺牲层；后续形成前驱隔离膜的工艺过程中，先氧化所述牺牲层；因此，所述牺牲层可以在形成前驱隔离膜时，对所述鳍部起到保护作用，减少或避免对所述鳍部的氧化，从而可以减少或避免对所述鳍部尺寸的影响，进而优化半导体器件的电学性能。

本发明所述的半导体结构包括位于所隔离结构和鳍部之间的反应层。所述反应层用于在所述隔离结构的形成过程中，对所述鳍部起到保护作用，减少或避免对所述鳍部的氧化，从而可以减少或避免对所述鳍部尺寸的影响，进而使半导体器件的电学性能得到优化。

附图说明

图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

具体实施方式

由背景技术可知，现有技术隔离结构的形成工艺对半导体器件的电学性能具有不良影响。分析其原因在于：

形成隔离结构的工艺步骤主要包括：形成衬底以及凸出于所述衬底的鳍部；在相邻所述鳍部之间衬底上形成前驱隔离膜；对所述前驱隔离膜进行退火工艺，将所述前驱隔离膜转化为隔离膜；去除部分厚度的隔离膜，形成隔离结构。

但是，形成所述前驱隔离膜的工艺过程容易对所述鳍部造成氧化，从而消耗部分厚度的鳍部材料，对所述鳍部的尺寸造成影响，进而容易导致半导体器件的电学性能下降。

为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述鳍部侧壁和顶部形成牺牲层；形成所述牺牲层后，在相邻所述鳍部之间的衬底上形成前驱隔离膜，所述前驱隔离膜顶部高于所述鳍部顶部；对所述前驱隔离膜进行退火工艺，将所述前驱隔离膜转化为隔离膜；去除部分厚度的隔离膜，暴露出鳍部顶部以及部分侧壁，形成隔离结构。

本发明在形成前驱隔离膜之前，先在鳍部侧壁和顶部形成牺牲层；后续形成前驱隔离膜的工艺过程中，先氧化所述牺牲层；因此，所述牺牲层可以在形成前驱隔离膜时，对所述鳍部起到保护作用，减少或避免对所述鳍部的氧化，从而可以减少或避免对所述鳍部尺寸的影响，进而优化半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

参考图1，提供基底，所述基底包括衬底100以及凸出于所述衬底100的鳍部110。

所述衬底100为后续形成半导体器件提供工艺平台。

本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。

具体地，形成所述衬底100和鳍部110的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层200；以所述硬掩膜层200为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底100，位于衬底100表面的凸起作为鳍部110。

本实施例中，形成所述硬掩膜层200的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层200；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(sadp，self-aligneddoublepatterned)工艺、自对准三重图形化(self-alignedtriplepatterned)工艺、或自对准四重图形化(self-aligneddoubledoublepatterned)工艺。所述双重图形化工艺包括lele(litho-etch-litho-etch)工艺或lle(litho-litho-etch)工艺。

本实施例中，形成所述衬底100和鳍部110后，保留位于鳍部110顶部的硬掩膜层200。所述硬掩膜层200的材料为氮化硅，后续在进行平坦化处理工艺时，所述硬掩膜层200顶部表面用于定义平坦化处理工艺的停止位置，起到保护鳍部110顶部的作用。

本实施例中，所述鳍部110的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。

需要说明的是，形成所述衬底100和鳍部110之后，所述制造方法还包括：在所述鳍部110表面形成衬垫氧化层101，用于修复所述鳍部110。本实施例中，所述衬垫氧化层101形成于所述鳍部110的侧壁以及鳍部110之间的衬底100上。

本实施例中，形成所述衬垫氧化层101的工艺为氧化处理工艺。

由于所述鳍部110为通过刻蚀初始衬底后形成，所述鳍部110通常具有凸出的棱角且表面具有缺陷。在氧化处理过程中，由于所述鳍部110凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述衬垫氧化层101之后，不仅所述鳍部110表面的缺陷层被去除，且凸出棱角部分也被去除，从而可以使所述鳍部110的表面光滑、晶格质量得到改善，避免鳍部110顶角尖端放电问题，有利于改善鳍式场效应管的性能。

所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。需要说明的是，所述氧化处理还会对所述衬底100表面进行氧化，使得形成的衬垫氧化层101还位于所述衬底100表面。

本实施例中，采用issg(原位水汽生成，in-situstreamgeneration)氧化工艺对所述衬底100和鳍部110进行氧化处理，形成所述衬垫氧化层101；由于所述衬底100和鳍部110的材料为硅，相应形成的衬垫氧化层101的材料为氧化硅。

参考图2，在所述鳍部110侧壁和顶部形成牺牲层300。

所述牺牲层300用于在后续工艺中，对所述鳍部110起到保护作用，从而可以减少或避免后续工艺对所述鳍部110的氧化。

需要说明的是，所述鳍部110顶部形成有硬掩膜层200，相应的，所述牺牲层300还位于所述硬掩膜层200顶部和侧壁上。本实施例中，所述牺牲层300还位于所述衬底100上。

本实施例中，所述牺牲层300的材料为富硅氧化硅(siliconrichoxide，sro)。其中，富硅氧化硅指的是硅含量较高的氧化硅材料。具体地，所述富硅氧化硅中，硅的原子百分比含量为50％至75％。

在另一实施例中，所述牺牲层的材料还可以为无定型硅。

需要说明的是，所述牺牲层300的厚度不宜过薄，也不宜过厚。如果所述牺牲层300的厚度过薄，在后续工艺过程中，所述牺牲层300对所述鳍部110起到的保护效果不够明显，或难以起到保护所述鳍部110的作用，从而导致所述鳍部110被过多地氧化；由于相邻鳍部110之间的间距有限，如果所述牺牲层300的厚度过厚，容易导致后续在相邻鳍部110之间衬底100上形成隔离结构的工艺窗口过小。为此，本实施例中，所述牺牲层300的厚度为至

本实施例中，形成所述牺牲层300的工艺为原子层沉积工艺。具体地，所述牺牲层300为富硅氧化层，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入含si和o的前驱体，工艺温度为80摄氏度至300摄氏度，压强为1毫托至500毫托，沉积次数为8次至50次。

其中，当工艺温度低于80摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述牺牲层300的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述牺牲层300的形成效率；当所述工艺温度高于300摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述牺牲层300的纯度和台阶覆盖性，最终降低所述牺牲层300的形成质量。

基于所述设定的工艺温度，将腔室压强和沉积次数设定在合理范围值内，从而保证所述牺牲层300的高纯度和良好台阶覆盖性，并使形成的牺牲层300满足目标厚度值，进而提高所述牺牲层300的形成质量。

参考图3，形成所述牺牲层300(如图2所示)后，在相邻所述鳍部110之间的衬底100上形成前驱隔离膜400，所述前驱隔离膜400顶部高于所述鳍部110顶部。

所述前驱隔离膜400为后续形成隔离结构提供工艺基础。

本实施例中，采用流动性化学气相沉积工艺(fcvd，flowablechemicalvapordeposition)形成所述前驱隔离膜400，使得后续形成的隔离结构在衬底100和鳍部110之间的拐角处的填充效果较好。在另一实施例中，还可以采用高纵宽比化学气相沉积工艺，形成所述前驱隔离膜。

本实施例中，后续形成的隔离结构的材料为氧化硅，相应的，所述流动性化学气相沉积工艺的步骤包括：在所述衬底100上沉积包含si和o的薄膜前驱体；对所述薄膜前驱体进行水汽退火处理，形成前驱隔离膜。

需要说明的是，对所述薄膜前驱体进行水汽退火处理的过程中，所述水汽退火处理还对所述牺牲层300进行氧化，因此，形成所述前驱隔离膜400后，所述牺牲层300转化成反应层350；其中所述牺牲层300的材料为富硅氧化硅，相应的，所述反应层350的材料为氧化硅。

由于所述水汽退火处理先对所述牺牲层300进行氧化，因此所述牺牲层300可以在形成所述前驱隔离膜400时，对所述鳍部110起到保护作用，减少或避免所述水汽退火处理对所述鳍部110的氧化，从而可以减少或避免对所述鳍部110尺寸的影响。

还需要说明的是，所述水汽退火处理的退火温度不宜过低，也不宜过高。如果所述水汽退火处理的退火温度过低，难以在工艺时间内形成所述前驱隔离膜400，或所述前驱隔离膜400的形成质量较差；如果所述水汽退火处理的退火温度过高，所述退火处理对所述牺牲层300的氧化程度较高，甚至容易对所述鳍部110造成氧化。

本实施例中，沉积所述薄膜前驱体的工艺温度为50摄氏度至90摄氏度；所述水汽退火处理的工艺参数包括：退火温度为400℃至800℃，退火时间为15分钟至120分钟。

还需要说明的是，所述薄膜前驱体所含元素以及所述反应层350的材料根据后续形成的隔离结构的材料而定。

还需要说明的是，所述鳍部110顶部形成有硬掩膜层200，相应的，所述前驱隔离膜400顶部高于所述硬掩膜层200顶部。

参考图4，对所述前驱隔离膜400(如图3所示)进行退火工艺500，将所述前驱隔离膜400转化为隔离膜410。

本实施例中，所述退火工艺为快速热退火处理。具体地，所述退火工艺的参数包括：退火温度为900℃至1050℃，退火时间为10分钟至40分钟，压强为一个标准大气压。

本实施例中，所述隔离膜410的材料为氧化硅。在其他实施例中，所述隔离膜的材料还可以为氮化硅或氮氧化硅。

结合参考图5，需要说明的是，将所述前驱隔离膜400(如图3所示)转化为隔离膜410后，所述形成方法还包括：采用平坦化工艺，去除高于所述硬掩膜层200顶部的隔离膜410。

本实施例中，采用化学机械研磨工艺，去除高于所述硬掩膜层200顶部的隔离膜410。完成所述化学机械研磨工艺后，剩余隔离膜410的高度均一性及表面平坦度较好，从而可以更好地控制后续工艺去除部分所述隔离膜410的厚度值，使后续形成的隔离结构的高度均一性及表面平坦度较好。

参考图6，去除部分厚度的隔离膜410(如图5所示)，暴露出鳍部110顶部以及部分侧壁，形成隔离结构420。

所述隔离结构420作为半导体器件的隔离结构，用于对相邻器件起到隔离作用。

本实施例中，所述隔离膜410(如图5所示)的材料为氧化硅，相应的，所述隔离结构420的材料为氧化硅。在其他实施例中，所述隔离膜的材料还可以为氮化硅或氮氧化硅，相应的，所述隔离结构的材料还可以为氮化硅或氮氧化硅。

需要说明的是，本实施例中，所述隔离结构420是浅沟槽隔离层。

本实施例中，采用湿法刻蚀工艺去除部分厚度的隔离膜410。具体地，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液，工艺时间为4分钟至200分钟，所述氢氟酸的体积浓度比为1:3000至1:500。

在其他实施例中，还可以采用干法刻蚀工艺，或者，干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，去除部分厚度的隔离膜。

需要说明的是，所述隔离结构420的厚度与所述鳍部110的高度之比大于或等于1/4，且小于或等于1/2。本实施例中，所述隔离结构420的厚度与所述鳍部110的高度之比为1/2。

还需要说明的是，所述衬垫氧化层101的材料为氧化硅，所述反应层350的材料为氧化硅。因此，在去除部分厚度的隔离膜410的同时，还去除凸出于所述隔离结构420的衬垫氧化层101和反应层350。

还需要说明的是，形成所述隔离结构420后，所述形成方法还包括：去除所述鳍部110顶部的硬掩膜层200(如图5所示)。

本实施例中，采用湿法刻蚀工艺去除所述硬掩膜层200。具体地，所述硬掩膜层200的材料为氮化硅，相应的，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

参考图6，本发明还提供一种半导体结构，包括：

基底，所述基底包括衬底100以及凸出于所述衬底的鳍部110；

隔离结构420，位于相邻所述鳍部110之间的衬底100上，所述隔离结构420顶部低于所述鳍部110顶部；

反应层350，位于所述隔离结构420和鳍部110之间。

本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。

需要说明的是，所述反应层350为含硅膜层在所述隔离结构420的形成工艺的影响下，经氧化转化而成；所述含硅膜层在所述隔离结构420的形成过程中对所述鳍部110起到保护作用；形成所述隔离结构420的工艺先对所述含硅膜层进行氧化，从而可以减少或避免对所述鳍部110的氧化。本实施例中，所述反应层350的材料为氧化硅，所述反应层350还位于所述隔离结构420和衬底100之间。

需要说明的是，所述反应层350的厚度不宜过薄，也不宜过厚。如果所述反应层350的厚度过薄，即所述含硅膜层的厚度过薄，在所述隔离结构420的形成过程中，所述含硅膜层对所述鳍部110起到的保护效果不够明显，或难以起到保护所述鳍部110的作用，从而容易导致所述鳍部110被过多地氧化；另一方面，由于相邻鳍部110之间的间距有限，如果所述反应层350的厚度过厚，容易导致在相邻鳍部110之间衬底100上形成所述隔离结构420的工艺窗口过小。为此，本实施例中，所述反应层350的厚度为至

所述隔离结构420作为半导体器件的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构420的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。

需要说明的是，本实施例中，所述隔离结构420是浅沟槽隔离层。

需要说明的是，所述隔离结构420的厚度与所述鳍部110的高度之比大于或等于1/4，且小于或等于1/2。本实施例中，所述隔离结构420的厚度与所述鳍部110的高度之比为1/2。

还需要说明的是，所述半导体结构还包括：位于所述反应层350和衬底100之间的衬垫氧化层101，用于在形成所述鳍部110后修复所述鳍部110，使所述鳍部110的表面光滑、晶格质量得到改善，避免鳍部110顶角尖端放电问题，有利于改善鳍式场效应管的性能。本实施例中，所述衬垫氧化层101的材料为氧化硅。

本发明所述的半导体结构包括位于所隔离结构420和鳍部110之间的反应层300。所述反应层300用于在所述隔离结构420的形成过程中，对所述鳍部110起到保护作用，减少或避免对所述鳍部110的氧化，从而可以减少或避免对所述鳍部尺寸的影响，进而使半导体器件的电学性能得到优化

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。