技术特征：
技术总结
本发明的实施方式提供一种能够削减制造成本的半导体存储装置及其制造方法。实施方式的半导体存储装置具备第一串单元(SU0)、第二串单元(SU1)、多个第一配线层(WL)、第二配线层(SGD0)、第三配线层(SGD1)、第一柱(MP)、第二柱(DP)、及第一线路(DSL)。第一柱(MP)、第二柱(DP)、及第一线路(DSL)的各者包含半导体层(16)、以及依序设置在半导体层(16)的侧面的第一绝缘膜(15)、电荷蓄积层(14)、及第二绝缘膜(13)。
技术研发人员：马场康幸
受保护的技术使用者：株式会社东芝
技术研发日：2016.07.21
技术公布日：2017.08.04