半导体装置的形成方法与流程

本揭露系有关于一种半导体装置的形成方法，且特别有关于一种低缺陷半导体装置的形成方法。

背景技术：

半导体元件被应用在多种电子应用上，例如个人电脑、手机、数位相机，及其他电子设备。半导体元件通常依序沉积绝缘层或介电层，导电层，以及半导体材料层在半导体基板上，再以微影工艺将各材料层图案化以于基板上形成电路元件及单元。

改善半导体结构效能的重要驱动力之一为电路的高端整合，此可藉由于给定的晶片上微型化或缩小元件尺寸来达成。举例来说，鳍式场效电晶体(finfet)结构及纳米线场效电晶体(nanowirefet)结构用以增加半导体结构的整合密度。然而，虽然现有工艺用以制造鳍式场效电晶体结构及纳米线场效电晶体对于原目的来说已经足够，但当元件继续缩小，其并非在各个面向皆令人满意。

技术实现要素：

一种半导体装置的形成方法，包括：形成鳍结构于基板之上，形成绝缘层于鳍结构周围，移除鳍结构的一部分以于绝缘层形成沟槽，并以半导体材料填充沟槽。回流该半导体材料以形成纳米线结构及位于纳米线结构之下的空腔。

附图说明

以下将配合所附图式详述本揭露之各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本揭露的特征。

图1a-1p系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

图2a-2h系根据一些实施例绘示出半导体结构沿着图1p中的线段a-a’剖面图。

图3a-3d系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

图4系根据一些实施例绘示出半导体结构沿着图3d中的线段b-b’剖面图。

图5a-5e系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

图6系根据一些实施例绘示出半导体结构沿着图5e中的线段c-c’剖面图。

图7系根据一些实施例绘示出半导体结构的透视图。

图8a系根据一些实施例绘示出半导体结构的透视图。

图8b系根据一些实施例绘示出半导体结构沿着图8a中的线段d-d’剖面图。

图9a-9d系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

其中，附图标记说明如下：

100、100a、100b、100c、100d、100e、100f、100g、100h、100’、100”、100”’、200、300～半导体结构

102、202、302～基板

104～氧化层

106～氮化层

108、108”、208、308a、308b、308c～鳍结构

110、310～绝缘层

112、114、116、116”、312、314a、314b、314c、316～沟槽

118、118”、318～半导体材料

119、119’、119”、319～回流后的半导体材料

120、120’、120”、320～退火工艺

122、122’、122”、222、322a、322b、322c～空腔

124～研磨工艺

126、126’、126”、226、326～纳米线结构

127’～纳米线结构延伸部分

128、228～隔离结构

130～虚设栅极结构

132～虚设栅极介电层

134～虚设栅极电极层

136、236～间隔物

138、138’、138”、238～源极/漏极

140、240～材料层

142～栅极沟槽

144～栅极沟槽的延伸部分

146、146a、146b、146c、146d、146e、146f、146g、146h、146’、146”、146”’、246～栅极结构

148、248～栅极介电层

150、250～功函数金属层

152、252～栅极电极层

w1、w2～宽度

d1～深度

h1、h2～高度

具体实施方式

以下公开许多不同的实施方法或是例子来实行所提供的标的的不同特征，以下描述具体的元件及其排列的实施例以阐述本揭露。当然这些实施例仅用以例示，且不该以此限定本揭露的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本揭露，不代表所讨论的不同实施例及/或结构之间有特定的关系。

此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词系为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。

本揭露提供半导体结构和形成方法的一些实施例。半导体结构的形成方法可包括将沟槽中的半导体材料回流以于半导体材料下方形成一空腔。在空腔上方的半导体材料可做为纳米线结构并具较少缺陷。

根据一些实施例，图1a-1p绘示出半导体结构100的形成方法的各阶段透视图。根据一些实施例，如图1a所绘示，接收一基板102。基板102可为半导体晶片，例如硅晶片。基板102可替换为或附加包括元素半导体材料，化合物半导体材料，及/或合金半导体材料。举例来说(但不限于)元素半导体材料可为晶硅(crystalsilicon)、多晶硅(polycrystallinesilicon)、非晶硅(amorphoussilicon)、锗(germanium)及/或金刚石(diamond)。举例来说(但不限于)化合物半导体材料可为碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)、及/或锑化铟(indiumantimonide)。举例来说(但不限于)合金半导体材料可为硅锗(sige)、砷磷化镓(gaasp)、铟砷化铝(alinas)、镓砷化铝(algaas)、铟砷化镓(gainas)、铟磷化镓(gainp)、及/或磷砷化镓铟(gainasp)。

此外，基板102可包含各种结构，如掺杂区，层间介电层(ild)，导电元件，及/或隔离结构。另外，基板102可更包含了单一或多层材料以图案化。举例来说，材料层可包含硅层、介电层、及/或掺杂多晶硅(poly-silicon)层。在一些实施例中，基板102为硅基板。在一些实施例中，基板102为绝缘层覆硅(silicon-on-insulator,soi)基板。

根据一些实施例，图1a绘示出氧化层104及氮化层106于基板102之上。在一些实施例中，氧化层104为氧化硅(siliconoxide)。氧化层104以热氧化工艺形成。然而，在其他实施例中，可使用其他沉积工艺。

氮化层106可用于后续光微影工艺的硬遮蔽层(hardmask)。在一些实施例中，氮化层106为氮化硅(siliconnitride)。氮化层106可由低压化学气相沉积(low-pressurechemicalvapordeposition,lpcvd)或电浆辅助化学气相沉积(plasmaenhancedchemicalvapordeposition,pecvd)形成。然而，在其他实施例中，可使用其他沉积工艺。

根据一些实施例，图1b绘示出，后续由氮化层106、氧化层104、及基板102形成鳍结构108。在一些实施例中，将氮化层106、氧化层104、及基板102依序图案化以形成鳍结构108。在一些实施例中，氮化层106、氧化层104、及基板102由在氮化层106上方的光阻层图案化，接着通过光阻层蚀刻氮化层106、氧化层104、及基板102。

根据一些实施例，图1c绘示出绝缘层110于基板102之上。此外，绝缘层110包围并覆盖鳍结构108。在一些实施例中，绝缘层110为氧化硅。绝缘层110可由高密度电浆(high-density-plasma,hdp)化学气相沉积工艺形成。然而，在其他实施例中，可使用其他沉积工艺。

根据一些实施例，图1d绘示出以研磨工艺移除绝缘层110的顶部。在一些实施例中，研磨工艺为化学机械研磨(chemicalmechanicalpolishing,cmp)工艺。研磨工艺可执行至氮化层106的上表面暴露为止。

根据一些实施例，图1e绘示出在此之后，氮化层106被移除。氮化层可由湿蚀刻工艺或干蚀刻工艺移除。

根据一些实施例，图1f绘示出在氮化层106被移除之后，绝缘层110中形成沟槽112。在一些实施例中，沟槽112由移除氧化层104及一部份绝缘层110形成。在一些实施例中，可于绝缘层110上方形成具有开口的硬遮蔽层，并经由开口进行蚀刻工艺以移除开口露出的氧化层104及部分绝缘层110。

如图1f所绘示，鳍结构108具第一宽度w1，沟槽112具第二宽度w2。在一些实施例中，第二宽度w2大于第一宽度w1。在一些实施例中，第一宽度w1介于约5纳米至约10纳米的范围。在一些实施例中，第二宽度w2介于约10纳米至约20纳米的范围。后续工艺所形成的纳米线结构尺寸可由调整沟槽112的第二宽度所控制(细节后述)。

根据一些实施例，图1g绘示出在沟槽112形成后，鳍结构108的顶部被移除，以形成沟槽114。在一些实施例中，沟槽114由从沟槽112蚀刻鳍结构108顶部形成。如图1g所绘示，尽管鳍结构108的顶部被移除，鳍结构108的底部依旧存在。

在一些实施例中，沟槽114具深度d1，在此阶段小于绝缘层110的厚度。在一些实施例中，深度d1介于约50纳米至约300纳米的范围。沟槽114的深度d1可决定后续工艺形成的空腔尺寸，并可依其应用调整(细节后述)。

如前所述，沟槽114可经由沟槽112形成，因此沟槽114与沟槽112相连接。亦即沟槽112和沟槽114可视为具较宽顶部(沟槽112)及较窄底部(沟槽114)的沟槽116。

根据一些实施例，图1h绘示出半导体材料118于沟槽116中。根据一些实施例，如图1h所绘示，沟槽116，包含沟槽112及沟槽114，完全被半导体材料118所填充。此外，在此阶段半导体材料118位于鳍结构108之上并和鳍结构108的上表面直接接触。应注意的是，半导体材料118的量可因需求调整。举例来说，沟槽116可被半导体材料118只部分填充或过度填充。

在一些实施例中，半导体材料为锗、硅、硅锗、或类似物。在一些实施例中，半导体材料118以磊晶成长(epitaxialgrowth)工艺形成。

根据一些实施例，图1i绘示出接续半导体材料118以退火(anneal)工艺120回流。退火工艺120的条件可因工艺中需回流的半导体材料118调整。在一些实施例中，退火工艺120为激光退火(laserannealing)工艺，在温度约摄氏900度至约摄氏1000度的范围内执行。在一些实施例中，退火工艺120为快速热退火(rapidthermalannealing,rta)工艺，在温度约摄氏700度至约摄氏900度的范围内于氮气或氢气中执行约数分钟。

在退火工艺120中，由于热预算(thermalbudget)，半导体材料118的差排(dislocation)将移动至表面并消失。因此回流后的半导体材料119可具较少缺陷。如图1i所绘示，在退火工艺120当中，一部分半导体材料118从沟槽116的底部转移至沟槽116的顶部。因此，根据一些实施例，图1i绘示出，空腔122形成于沟槽116的底部，于回流后的半导体材料119的下方。

在一些实施例中，空腔122具高度h1，大体上等于沟槽114的深度d1。亦即在退火工艺120执行后，回流后的半导体材料119主要位于沟槽116的顶部(即沟槽112)，因此空腔122位于沟槽116的底部(即沟槽114)。然而，应注意的是，图1i所绘示出的空腔122仅为一例，空腔122的尺寸可依其应用被调整。

在一些实施例中，空腔122的高度h1介于约50纳米至约300纳米的范围。空腔122的尺寸(如：空腔122的高度h1)需足够大，以便后续工艺部分栅极结构可形成于部分空腔122中。反之，若空腔122的尺寸过大，大量回流后的半导体材料119可能流至绝缘层110的上表面，以至于沟槽116中没有留下足够的回流后的半导体材料119(细节后述)。

空腔122的尺寸可由调整退火工艺120的条件所控制。举例来说，退火工艺120的时间愈长及/或温度愈高，空腔122尺寸愈大。因此，退火工艺120的条件可被控制以给予半导体材料118足够能量回流以形成空腔122，同时确保在沟槽116中留下足够回流后的半导体材料119。

根据一些实施例，图1i绘示出一部分回流后的半导体材料119流至绝缘层110的上表面。因此，根据一些实施例，图1j绘示执行研磨工艺124，以移除突出于绝缘层110的回流后的半导体材料119，形成纳米线结构126。

更具体地说，执行研磨工艺124，以移除突出于绝缘层110的回流后的半导体材料119。研磨工艺124可执行至露出绝缘层110的上表面。应注意的是，虽然图1j绘示研磨工艺124，但在一些实施例中可被忽略，本揭露的范围不以此为限。

根据一些实施例，图1k绘示出在纳米线结构126形成之后，使绝缘层110凹陷以暴露出纳米线结构126的上部。在一些实施例中，绝缘层110以蚀刻工艺使的凹陷。在一些实施例中，绝缘层110凹陷至露出大部分(但并非全部)纳米线结构126。

如图1k所示，使绝缘层110凹陷以形成隔离结构128，纳米线结构126的底部内嵌于隔离结构128中。此外，空腔122位于隔离结构128中，纳米线结构126和鳍结构108被空腔122分隔。

根据一些实施例，图1l绘示出，之后形成虚设栅极结构130跨于纳米线结构126的上部并延伸至隔离结构128之上。在一些实施例中，虚设栅极结构130包括虚设栅极介电层132，及虚设栅极电极层134于虚设栅极介电层132之上。在一些实施例中，虚设栅极介电层132为氧化硅(siliconoxide)。在一些实施例中，虚设栅极电极层134为多晶硅(polysilicon)。

根据一些实施例，间隔物(spacer)136位于虚设栅极的侧边。根据一些实施例，间隔物136为氮化硅(siliconnitride)、氧化硅(siliconoxide)、氮氧化硅(siliconoxynitride)、碳化硅(siliconcarbide)、或其他适用介电材料。

根据一些实施例，在虚设栅极结构130之后，源极/漏极区域138位于纳米线结构126的两端，尽管图1m仅绘示出其一。源极/漏极区域138由掺杂n型及/或p型掺杂物于纳米线结构126形成。如图1m所绘示，源极/漏极区域138位于部分空腔122的上方。

于源极/漏极区域138后，材料层140覆盖源极/漏极区域138，研磨工艺施于材料层140上以暴露出虚设栅极结构130的上表面。在一些实施例中，材料层140为硅(si)、或硅锗(sige)、或锗(ge)的磊晶生成物，用于源极和漏极的接触区域。在一些实施例中，磷化硅(sip)用于n-通道电晶体，硅锗(sige)用于p-通道电晶体。在一些实施例中，材料层140以化学机械研磨(chemicalmechanicalpolishing,cmp)工艺平坦化至露出虚设栅极结构130的上表面。

根据一些实施例，图1n绘示出在研磨工艺之后，虚设栅极结构130被移除，在间隔物136间形成栅极沟槽142。在图1n中，在虚设栅极结构130被移除后，纳米线结构126的上半部暴露于栅极沟槽142中。

根据一些实施例，图1o绘示出在虚设栅极结构130被移除之后，部分隔离结构128被移除以暴露出部分空腔122。在一些实施例中，经由栅极沟槽142蚀刻隔离结构128以移除部分隔离结构128，如此一来栅极沟槽142具一延伸部分144延伸至隔离结构128之中。

如图1o所示，栅极沟槽142的延伸部分144具高度h2。在一些实施例中，延伸部分144的高度h2小于空腔122的高度h1，因此仅部份空腔122暴露于栅极沟槽142的延伸部分144。在一些实施例中，延伸部分144的高度h2大体上等于或大于空腔122的高度h1，如此使得空腔122完全暴露于栅极沟槽142的延伸部分144。

根据一些实施例，图1p绘示出，此后栅极结构146形成于栅极沟槽142及延伸部分144中，在一些实施例中，部份栅极结构146位于纳米线结构126下方的空腔122中，因此部分的纳米线结构126被栅极结构146包围。此外，部分栅极结构146位于栅极沟槽142的延伸部分144，而使部分栅极结构146延伸至隔离结构128中。

在一些实施例中，栅极结构146包括栅极介电层148、功函数金属层150、及金属栅极电极层152。在一些实施例中，栅极介电层148为金属氧化物(metaloxides)、金属氮化物(metalnitrides)、金属硅酸盐(metalsilicates)、过渡金属氧化物(transitionmetaloxides)、过渡金属氮化物(transitionmetalnitrides)、过渡金属硅酸盐(transitionmetalsilicates)、氮氧化金属(oxynitridesofmetals)、金属铝酸盐(metalaluminates)、或其他高介电常数(high-k)介电材料。高介电常数介电材料可包括但不限于，氧化铪(hfo2)、硅氧化铪(hfsio2)、氮氧硅铪化合物(hfsion)、钽氧化铪(hftao2)、钛氧化铪(hftio2)、锆氧化铪(hfzro2)、硅酸锆(zirconiumsilicate)、铝酸锆(zirconiumaluminate)、氧化锆(zirconiumoxide)、氧化钛(titaniumoxide)、氧化铝(aluminumoxide)、或氧化铪-氧化铝(hfo2-al2o3)合金。

根据一些实施例，功函数金属层150形成于栅极介电层148之上。功函数金属层150可定制至具适当功函数。例如：若p型电晶体(pmos)需p型功函数金属(p-metal)，可使用铂(pt)、钽(ta)、铼(re)、p+多晶硅(p+-polysilicon)、氮化钛(tin)、氮化钨(wn)、或钨(w)。另一方面，若n型电晶体(nmos)需n型功函数金属(n-metal)，可用铝(al)、n型多晶硅(n+polysilicon)、钛(ti)、钒(v)、铬(cr)、锰(mn)、钛铝(tial)、铝氮化钛(tialn)、氮化钽(tan)、硅氮化钽(tasin)、或碳氮化钽(tacn)。

在一些实施例中，金属栅极电极层152形成于功函数金属层150之上。在一些实施例中，金属栅极电极层152为导电材料，例如：铝(aluminum)、铜(copper)、钨(tungsten)、钛(titanium)、钽(tantalum)、氮化钛(titaniumnitride)、氮化钽(tantalumnitride)、镍硅化物(nickelsilicide)、钴硅化物(cobaltsilicide)、碳化钽(tac)、硅氮化钽(tasin)、碳氮化钽(tacn)、铝化钛(tial)、铝氮化钛(tialn)、或其他适用材料。栅极介电层148、功函数金属层150、金属栅极电极层152可形成于任何适用的工艺并具任何适用厚度。

应注意的是，额外层可位于栅极介电层148、功函数金属层150、及金属栅极电极层152之上及/或之下。例如：衬层(linerlayer)、界面层(interfacelayer)、晶种层(seedlayer)、附着层(adhesionlayer)、阻障层(barrierlayer)，或相似层。此外，栅极介电层148、功函数金属层150、及金属栅极电极层152可包括单一或多种材料及/或单层或多层。

根据不同实施例，图2a-2h绘示出半导体结构100a至100g沿着图1p中的线段a-a’剖面图。更具体地说，图2a-2d绘示出半导体结构100a至100d的可能剖面图，如图1o所绘示，其中延伸部分144的高度h2小于空腔122的高度h1。

如图2a所绘示，由于延伸部分144的高度h2小于空腔122的高度h1，栅极结构146a下方的隔离结构128上表面高于鳍结构108上表面。此外，纳米线结构126被栅极结构146a包围，栅极结构146a包含栅极介电层148、功函数金属层150、和栅极电极层152。

与半导体结构100a相似，在半导体结构100b中，栅极结构146b下方的隔离结构128上表面高于鳍结构108上表面。然而，栅极电极层152并未位于纳米线结构126下方。亦即，栅极结构146b中，仅有栅极介电层148及功函数金属层150位于纳米线结构126的下方空腔122，但栅极电极层152并未形成于空腔122。

半导体结构100c可相似于图2a中所绘示的半导体结构100a，除了部分空腔122余留于栅极结构146c下方。亦即，部分栅极结构146c，包含栅极介电层148、功函数金属层150、和栅极电极层152位于纳米线结构126下方空腔122。然而，空腔122并未完全被栅极结构146c填充。因此，在半导体结构100c中，部分空腔122位于栅极结构146c之下。

半导体结构100d可相似于图2b中所绘示的半导体结构100b，除了部分空腔122未被填充。如图2d所绘示，部分栅极结构146d，包括栅极介电层148、功函数金属层150但不包含栅极电极层152，位于纳米线下方的空腔122。然而，空腔122并未完全被栅极结构146d填充。因此，在半导体结构100d中，部分空腔122位于栅极结构146d之下

图2e-2f绘示出半导体结构100e至100f可能的剖面图，如图1o所绘示，其中延伸部分144的高度h2大于空腔122的高度h1。

半导体结构100e可相似于图2a中所绘示的半导体结构100a，除了栅极结构146e下方隔离结构128的上表面低于鳍结构108的上表面。亦即，在一些实施例中，部分鳍结构108延伸至栅极结构146e中(例如：部分栅极电极层152)。

半导体结构100f可相似于图2b中所绘示的半导体结构100b，除了栅极结构146f下方隔离结构128的上表面低于鳍结构108的上表面。亦即，在一些实施例中，部分鳍结构108延伸至栅极结构146f中(例如：部分功函数金属层150)。

图2g-2h绘示出半导体结构100g至100h可能的剖面图，如图1o所绘示，其中延伸部分144的高度h2大体等于空腔122的高度h1。

根据一些实施例，半导体结构100g及100h可相似于图2a及2b中所绘示的半导体结构100a及100b，除了栅极结构146g和146h下方隔离结构128的上表面等高于鳍结构108的上表面。

应注意的是，图2a-2h仅用以更易理解本揭露的概念，本揭露的范围并不以此为限。

根据一些实施例，图3a-3d绘示出半导体结构100’的形成方法的各阶段透视图。根据一些实施例，半导体结构100’类似于前述的半导体结构100，除了纳米线结构126’具较窄底部127’。用以形成半导体结构100’的工艺与材料可与图1a至1p中用以形成半导体结构100者相似或相同，此处不重述。

更具体地说，图1a至1h所绘示的工艺可用以形成半导体材料(例如：图1h中半导体材料118)于沟槽(例如：图1g中沟槽116)。在沟槽形成后，包含宽上部(例如：图1g中的沟槽112)及窄底部(例如：图1g中的沟槽114)完全以半导体材料填充，再以退火工艺120’回流半导体材料。

退火工艺120’可相似或等同于退火工艺120，此处不重述。如前所述，退火工艺120’之后，回流后的半导体材料119’内将具较少缺陷。根据一些实施例，图3a绘示出空腔122’形成于回流后的半导体材料119’之下。

此外，在退火工艺120’之后，回流后的半导体材料119’不仅位于沟槽的上部，也位于部分沟槽底部，如此回流后的半导体材料119’具延伸至沟槽底部的较窄底部127’。然而，虽然底部127’延伸至部分沟槽底部，回流后的半导体材料119’与鳍结构108依然被空腔122’分隔。

空腔122’形成后，可执行如图1j至1p的工艺。例如：根据一些实施例，图3b绘示出执行研磨工艺以移除回流后的半导体材料119’的多余部分，以形成纳米线结构126’。

根据一些实施例，图3c绘示出在纳米线结构126’之后，使绝缘层110凹陷以形成隔离结构128，虚设栅极结构130跨于纳米线结构126’。虚设栅极结构130可包含虚设栅极介电层132及虚设栅极电极层134，且间隔物136形成于虚设栅极结构130的侧壁。

在虚设栅极结构130之后，源极/漏极区域138’位于纳米线结构126’的两端，尽管在一些实施例中，如图3d，仅绘示出其一。如图3d所绘示，源极/漏极区域138’位于部分空腔122’，在空腔122’上方具窄的底部。

在源极/漏极区域138’后，材料层140用以覆盖源极/漏极区域138’，研磨工艺施于材料层140以暴露出虚设栅极结构130的上表面。研磨工艺之后，虚设栅极结构130被移除以在间隔物136间形成栅极沟槽，部分隔离结构128被移除以形成栅极沟槽的延伸部分，类似于图1o所示，此外，部分空腔122’暴露于栅极沟槽的延伸部分。

根据一些实施例，如图3d所示，之后栅极结构146’形成于栅极沟槽及其延伸部分。相似于图1p，部分栅极结构146’位于纳米线结构126’下方的空腔122’中，因此部分纳米线结构126’被栅极结构146’所包围。此外，部分栅极结构146’位于由移除虚设栅极结构130及部分隔离结构128所形成沟槽的延伸部分，如此使得部分栅极结构146’延伸至隔离结构128中

在一些实施例中，栅极结构146’包括栅极介电层148、功函数金属层150、及栅极电极层152。然而额外的膜层可位于其上及/或其下。

根据不同实施例，图4绘示出半导体结构100’沿着图3d中的线段b-b’剖面图。图4所绘示的剖面图类似于图2a所绘示，除了纳米线结构126’的形状与纳米线结构126不同。

如图4所绘示，纳米线结构126’具延伸部分127’，使纳米线结构126’的底部窄于纳米线结构126’的顶部。除此之外，根据一些实施例，图4绘示出栅极结构146’，包含栅极介电层148，功函数金属层150、及栅极电极层152保形地形成于纳米线结构126’周围。

应注意的是，尽管图4绘示的剖面相似于图2a，仅为更易理解本揭露概念的范例。在其他一些实施例当中，半导体结构100’可能具不同于如图4所绘示的剖面，可相似于如图2b至2h所绘示。

根据一些实施例，图5a-5e绘示出半导体结构100”的形成方法的各阶段透视图。根据一些实施例，半导体结构100”类似于前述半导体结构100，但鳍结构、空腔、纳米线结构的形状不同于如图1a-1p绘示。用以形成半导体结构100”的工艺与材料可与形成半导体结构100者相似或相同，此处不重述。

更具体地说，根据一些实施例，图5a绘示出具曲线形侧壁(curvedsidewall)的鳍结构108”，位于基板102之上。在鳍结构108”之后，绝缘层110包围鳍结构108”，鳍结构108”的顶部被移除以于绝缘层110中形成沟槽116”，类似如图1c至1g及前述。

根据一些实施例，图5a绘示出，由于鳍结构108”具向内的曲线形侧壁，由移除鳍构造108”顶部形成的沟槽116”也具向内的曲线形侧壁。亦即，在一些实施例中，沟槽116”具曲线形侧壁，沟槽116”的顶部大于沟槽116”的底部。

沟槽116”形成之后，可执行图1h至1p所绘示的工艺以形成半导体结构100”。更具体地说，根据一些实施例，图5b绘示出，沟槽116”以半导体材料118”填充。

根据一些实施例，图5c绘示出，接续退火工艺120”以回流半导体材料118”，回流后的半导体材料119”下方形成空腔122”。在空腔122”形成后，执行研磨工艺以移除回流后的半导体材料119”的额外部分，使绝缘层110凹陷以形成隔离结构128。于是，根据一些实施例，图5d绘示出纳米线结构126”具宽上表面、窄底表面、向内的曲线形侧壁。此外，根据一些实施例，部分纳米线结构126”内嵌于隔离结构128。

根据一些实施例，图5e绘示出，于纳米线结构126”之后，虚设栅极形成，后续被栅极结构146”取代。此外，源极/漏极结构138”于形成于纳米线结构126”，于空腔122”之上。

根据不同实施例，图6绘示出半导体结构100”沿着图5e中的线段c-c’剖面图。图6绘示出的剖面图类似于图2a中所绘示，除了纳米线结构126”与纳米线结构126形状不同。

如图6所绘示，纳米线结构126”具向内弯的侧壁。此外，根据一些实施例，图6绘示出栅极结构146’，包括栅极介电层148、功函数金属层150、及栅极电极层152，保形地形成于纳米线结构126’周围。应注意的是，尽管图6绘示的剖面相似于图2a，其仅为用以更易理解本揭露概念的范例。

根据一些实施例，图7绘示出半导体结构100”的透视图。半导体结构100”类似于前述半导体结构100，除了栅极结构146”延伸部分延伸至间隔物136之下。

更具体地说，可执行图1a至1n的工艺。移除虚设栅极结构以形成栅极沟槽，移除部分隔离结构128以形成栅极沟槽的延伸部分。此外，根据一些实施例，延伸部分的一部份延伸至部分间隔物136下方。根据一些实施例，图7绘示出，此后栅极结构146”’形成于栅极沟槽及栅极沟槽的延伸部分，使得栅极结构146”’的延伸部分延伸至间隔物136的下方。

根据一些实施例，图8a绘示出半导体结构200的透视图。图8b绘示出半导体结构200沿着图8a中的线段d-d’剖面图。用以形成半导体结构200的工艺及材料可与如图1a至1p中所示用于形成半导体结构100者相似或相同，除了在虚设栅极结构移除后，隔离结构228未被蚀刻。工艺与材料类似或等同于如前所述，此处不重述。

更具体地说，可执行图1a至1n的工艺。举例而言，鳍结构208位于基板202之上，隔离结构228包围鳍结构208。此外，纳米线结构226可由填充半导体材料于鳍结构208上的沟槽，并回流半导体材料形成。此外，半导体材料回流之后，空腔222位于纳米线材料226之下。之后，形成虚设栅极结构跨于纳米线材料226，并形成间隔物236、源极/漏极结构238、材料层240。

根据一些实施例，图8a绘示出，后续移除虚设栅极结构，栅极结构位于因移除虚设栅极结构而形成的沟槽中。由于隔离结构228在虚设栅极结构移除后未被蚀刻，空腔222不会暴露于外。因此，栅极结构246只位于纳米线结构226的三边，不会位于纳米线结构226下方的空腔222中。

此外，因隔离结构228在虚设栅极结构移除后并未被蚀刻，栅极结构246并未延伸至隔离结构228中。根据一些实施例，图8b绘示出纳米线结构226，包括源极/漏极结构238及栅极结构246下方部分，与鳍结构208被空腔222分隔。亦即，根据一些实施例，部分空腔222位于栅极结构246之下，部分空腔222位于源极/漏极结构238之下。

如图8b所绘示半导体结构200，即使栅极结构246并未包围纳米线结构226，由回流半导体材料形成的纳米线结构226内部可具较少缺陷。此外，纳米线材料226可与基板202具较佳隔离。因此，半导体结构200的效能可被改善。

根据不同实施例，图9a-9d绘示出，半导体结构300的形成方法的各阶段透视图。图9a-9d绘示的一些工艺可相似或等同于图1a-1j所示，此处不重述。

根据一些实施例，图9a绘示出第一鳍结构308a、第二鳍结构308b、及第三鳍结构308c形成于基板302之上，绝缘层310包围第一鳍结构308a、第二鳍结构308b、及第三鳍结构308c。

此外，根据一些实施例，沟槽316形成于绝缘层310中，并包括顶部312、第一底部314a、第二底部314b、及第三底部314c。第一底部314a位于第一鳍结构308a之上，第二底部314b位于第二鳍结构308b之上。并且，第三底部314c位于第三鳍结构308c之上。形成沟槽316的工艺相似于图1a至1g所示，除了为三鳍结构，而并非单一鳍结构。

根据一些实施例，图9b绘示出沟槽316之后，半导体材料318形成于沟槽316中。半导体材料318可相似或等同于前述半导体材料118。在一些实施例中，半导体材料318为锗(ge)。在一些实施例中，半导体材料318由磊晶成长工艺形成。在一些实施例中，顶部312、第一底部314a、第二底部314b、第三底部314c均完全被半导体材料318填充。

根据一些实施例，图9c绘示出退火工艺320回流半导体材料318。退火工艺320可相似或等同于前述的退火工艺120。

根据一些实施例，图9c绘示出由退火工艺320，半导体材料318回流以形成第一空腔322a、第二空腔322b、及第三空腔322c于回流后的半导体材料319下方。根据一些实施例，图9d绘示出，接续研磨工艺用以移除于绝缘层310上的回流后的半导体材料319，形成纳米线结构326。

如图9d绘示，纳米结构326与第一鳍结构308a、第二鳍结构308b、及第三鳍结构308c被第一空腔322a、第二空腔322b、及第三空腔322c分隔。应注意的是，虽然图9a至9d绘示三鳍结构与三空腔，仅为举例，鳍结构和空腔数目不以此为限。

如前所述，因纳米线结构326由回流半导体材料318形成，纳米线结构326中缺陷因退火工艺320减少。此外，可改善纳米线结构326的隔离。另外，纳米线结构326可用于不同应用，纳米线结构326的用途不以上述举例为限。

根据本揭露前述的一些实施例，半导体结构(例如：半导体结构100、100’、100”、100”’、200、及300)包含纳米线结构(例如：纳米线结构126、126’、126”、226、及326)。纳米线结构可经由回流沟槽中的半导体材料(例如：半导体材料118、118”、及318)而形成。此外，空腔(例如：空腔122、122’、122”、222、及322a至322c)可因半导体材料在回流工艺(例如：退火工艺120、120’、120”、及320)中的转移而形成于纳米线结构下方。

此外，空腔尺寸及纳米线结构尺寸可由调整沟槽(例如：沟槽116、116”、及316)尺寸及/或调整退火工艺(例如：退火工艺120、120’、120”、及320)的条件控制。所得的半导体结构可依其应用运作。

并且，半导体材料回流之后，由于半导体材料与基板间的晶格失配(latticemismatch)所造成的缺陷数量可减少。因此，回流工艺后，产生的纳米线结构于其结构内部可具较少缺陷。因此，半导体结构的效能可被改善。

此外，由于空腔由回流工艺中半导体材料转移形成，不需额外材料层及蚀刻工艺。更具体地说，虽然纳米线结构可由形成半导体材料于牺牲层(sacrificiallayer)之上并移除牺牲层以形成纳米线结构，形成牺牲层及蚀刻牺牲层的工艺为必要的。此外，完全移除牺牲层是具挑战性的。因此，上述实施例中的工艺，包括以回流半导体以形成纳米线结构，较不复杂，产生的纳米线结构具较佳隔离。

本揭露提供半导体结构与制造方法的实施例。半导体结构包括纳米线结构。纳米线结构包含回流沟槽中的半导体材料，因此空腔形成于回流后的半导体材料下方的沟槽底部。回流工艺后，半导体材料中的缺陷数目可减少，因此产生的纳米线结构中缺陷可减少。因此，半导体结构的效能可被改善。

在一些实施例中，提供半导体结构的制造方法。半导体结构的制造方法包括形成鳍结构于基板之上，及绝缘层包围鳍结构。半导体结构的制造方法更包括移除部分鳍结构以在绝缘层中形成沟槽，并以半导体材料填充沟槽。半导体结构的制造方法更包括回流半导体材料以形成纳米线结构及空腔于纳米线结构之下。

在一些实施例中，提供半导体结构的制造方法。半导体结构的制造方法包括第一鳍结构于基板之上，及绝缘层包围第一鳍结构。半导体结构的制造方法更包括移除部分第一鳍结构以在绝缘层中形成第一沟槽，并以半导体材料填充第一沟槽。半导体结构的制造方法更包括以退火工艺回流半导体材料以形成第一空腔于于第一沟槽的底部。

在一些实施例中，提供半导体结构的结构。半导体结构包含鳍结构于基板之上，及隔离结构包围鳍结构。半导体结构更包括纳米线结构于鳍结构之上，及栅极结构包围纳米线结构。此外，部分纳米线结构内嵌于隔离结构中。

上述内容概述许多实施例的特征，因此任何所属技术领域中具有通常知识者，可更加理解本揭露的各面向。任何所属技术领域中具有通常知识者，可能无困难地以本揭露为基础，设计或修改其他工艺及结构，以达到与本揭露实施例相同的目的及/或得到相同的优点。任何所属技术领域中具有通常知识者也应了解，在不脱离本揭露的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本揭露的精神及范围。