嵌入有纳米晶体的电容器的制作方法

本发明实施例涉及半导体结构及其形成方法，具体地涉及嵌入有纳米晶体的电容器及其形成方法

背景技术：

作为无源器件的电容器在集成电路(ic)中是重要的器件并且广泛用于诸如随机存取存储器(ram)、非易失性存储器件或rc电路的不同的目的。当ic向着具有较小部件尺寸的先进技术节点发展时，由于电容器的特性，因此电容器几乎是不可收缩的(non-shrinkable)以及不能按比例减小至小尺寸。电容器占用重要电路面积损失。此外，现有的制作电容器的方法将缺陷引入电容器并且通过电容器引起的不期望的漏电流。因此，期望提供没有上述缺点的集成有其它电路器件的电容器结构及其制造方法。

技术实现要素：

根据本发明的一个实施例，提供了一种半导体结构，包括：互连结构，形成在半导体衬底上；以及电容器，设置在所述互连结构中，其中，所述互连结构包括顶部电极、底部电极、夹在所述电极顶部和所述底部电极之间的介电材料层以及嵌入所述介电材料层中的纳米晶体层。

根据本发明的另一实施例，还提供了一种半导体结构，包括：半导体衬底；互连结构，所述互连结构具有位于所述半导体衬底上的第一金属层和位于所述第一金属层上并且临近所述第一金属层的第二金属层；以及电容器，设置在所述第一金属层和所述第二金属层之间，其中，所述电容器包括介电材料层和分散在所述介电材料层中的多个半导体多晶颗粒。

根据本发明的又一实施例，还提供了一种形成半导体结构的方法，包括：在衬底上形成底部电极；在所述底部电极上形成第一介电膜；在所述第一介电膜上形成半导体膜；在所述半导体膜上形成第二介电膜；对所述半导体膜实施热工艺，从而在所述第一介电膜和所述第二介电膜之间形成纳米晶体层；以及在所述第二介电膜上形成顶部电极。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1是在一些实施例中根据本发明的各个方面构建的具有电容器的半导体结构的截面图。

图2是根据一些实施例构建的图1中的电容器的介电层的截面图。

图3是在一些实施例中根据本发明的各个方面构建的制作具有电容器的半导体结构的方法的流程图。

图4、图5、图6和图7是根据一些实施例构建的在各个制造阶段的半导体结构的截面图。

图8是根据一些实施例构建的具有电容器的半导体结构的截面图。

图9是根据一些实施例构建的具有电容器的半导体结构的截面图。

图10是根据一些实施例构建的具有电容器的半导体结构的截面图。

图11是在一个或多个实施例中根据本发明的各个方面构建的制作具有电容器的半导体结构的方法的流程图。

具体实施方式

应当理解，以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。例如，如果将附图中的器件翻过来，则描述为在其他元件或部件“下部”或“之下”的元件将被定位于在其他元件或部件“上方”。因此，示例性术语“在...下方”可包括在...上方和在...下方的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。

图1示出了包括与在衬底12上的其他器件集成的电容器的半导体结构10的截面图。在本发明进一步的实施例中，衬底12是硅衬底。在一些实施例中，衬底210可包括：诸如晶体结构的锗的元素半导体，诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体或它们的组合。在进一步的实施例中，可以在硅衬底上外延生长这些半导体材料。

可以在衬底12上形成诸如浅沟槽隔离(sti)部件的各种隔离部件，并且在平面或非平面结构中限定各种有源区(诸如鳍有源区)。在一些实例中，sti部件包括诸如氧化硅、低k介电材料、气隙、其他合适的介电材料或它们的组合的一种或多种介电材料。在一些实施例中，衬底12具有在衬底中具有绝缘层的绝缘体上硅(soi)结构。示例性的绝缘层可以是埋氧层(box)。可以使用注氧隔离(simox)、晶圆接合和/或其他适当方法制造soi衬底。衬底12可以包括取决于本领域已知的设计需求的各种掺杂部件。掺杂部件可掺杂有诸如硼的p型掺杂剂，诸如磷或砷的n型掺杂剂或它们的组合。掺杂部件可以通过离子注入来形成并配置为形成诸如场效应晶体管(fet)、二极管、存储器件或它们的组合的一种或多种器件。

半导体结构10还包括形成在衬底12上的各种器件或器件的部分。例如，在fet中，源极和漏极部件是形成在衬底12中的掺杂部件，栅极堆叠件形成在衬底12上并且设置在源极和漏极部件之间。

半导体结构10还包括将各个器件连接以形成功能电路的多层互连(mli)结构14。多层互连结构包括诸如通孔或接触件的垂直互连件和诸如金属线的水平互连件。各种互连部件可采用包括铜、钨和/或硅化物的各种导电材料来实现。在一个实例中，镶嵌和/或双镶嵌工艺用于形成铜相关的多层互连结构。

半导体结构10还包括配置在mli结构14中的电容器16。例如，电容器16形成在位于第n金属层和第(n+1)金属层之间的介电材料层中(诸如位于第6金属层和第7金属层之间)。电容器16通过mli结构14与其他器件连接以形成功能电路。例如，电容器16与场效应晶体管连接以形成存储器件。

电容器16包括底部电极18、介电层20和顶部电极22。电容器16的配置为使得介电层20设置在底部电极18和顶部电极22之间。底部电极和顶部电极是导体并且由诸如金属和金属合金的导电材料或其他合适的导电材料制成。在一些实施例中，底部电极18配置在n金属层中并且与第n金属层同时形成。在其他一些实施例中，顶部电极22配置在第(n+1)金属层中并且与第(n+1)金属层同时形成。

介电层20包括诸如高介电常数材料(高k介电材料)的介电材料。在一个实例中，高k介电材料包括氧化钛。在一些实施例中，高k介电材料包括金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、者金属的氮氧化物、金属铝酸、硅酸锆、铝酸锆、hfo2、zro2、zroxny、hfoxny、hfsixoy、zrsixoy、hfsixoynz、zrsixoynz、al2o3、tio2、ta2o5、la2o3、ceo2、bi4si2o12、wo3、y2o3、laalo3、ba1xsrxtio3、pbtio3、batio3、srtio3、pbzro3、pst、pzn、pzt、pmn、其他合适的高k介电材料或它们的组合。在各个实例中，形成高k介电材料膜的方法包括金属有机化学汽相沉积(mocvd)、pvd、原子层沉积(ald)、分子束外延(mbe)、其他合适的技术或它们的组合。在另一实例中，可以通过uv-臭氧氧化和在紫外线存在的条件下通过氧气对金属膜的原位氧化来形成包括溅射金属膜的高k介电材料。在其他实施例中，介电材料层可以可选地或额外地包括低介电常数材料(低k介电材料)和诸如氧化硅、氮化硅、氮氧化硅或它们的组合的其它介电材料。在各个实施例中，介电材料层20可以具有多个介电膜。介电材料层20取决于产品规格设计为具有介电常数、厚度和(诸如电容器16的设计电容)的表面积(与底部和顶部电极都接触，或换句话说，与二者(顶部和底部电极)的表面重叠)。

具体地，介电层20还包括嵌入介电层20的介电材料中的纳米晶体层24。如图2所示，纳米晶体层24包括多个纳米晶体域26。纳米晶体域26用作中心以捕获介电材料层20中的电荷，从而，消除通过介电材料层20的漏电流。在本实施例中，在组分上，纳米晶体域26是不同于介电材料层20的材料的多晶颗粒(polycrystallinegrains)。例如，纳米晶体域26是半导体材料的多晶颗粒。

在本实例中，纳米晶体层24是锗纳米晶体层，纳米晶体域26是随机地分散在介电材料层20的薄的部分(诸如厚度为“t”的薄层)的多晶锗颗粒。锗晶体颗粒的尺寸和数量密度(numberdensity)通过用于形成纳米晶体层的相应的纳米晶体形成工艺而确定。纳米晶体形成工艺设计为获得具有效地消除电容器16的漏电流的尺寸和数量密度的纳米晶体层。

参考图3至图7，以下进一步描述嵌有纳米晶体层24的介电材料层20及其制造方法。

参照图3和图4,方法50开始于操作52，在底部电极18上形成第一介电材料膜20a。上文描述了第一介电材料膜20a的形成和组分。例如，第一介电材料膜20a可以包括高k介电材料(诸如氧化钛)、其他合适的介电材料或它们的组合，以及可以通过mocvd、pvd、ald、mbe或其他合适的沉积技术沉积第一介电材料膜20a。根据一些实施例，第一介电材料膜20a可以具有在从约1nm大约30nm的范围的厚度。

参照图3和图5,方法50进行至操作54，在第一介电材料膜20a上形成半导体材料层30。可以通过诸如cvd和ald的合适的沉积方法或其他合适的沉积技术形成半导体材料层30。半导体材料层30具有从约0.5nm至约10nm的范围的厚度。在其他实例中，半导体材料层30具有从约0.8nm至约5nm的范围厚度。在本实施例中，半导体材料层30是锗层。在进一步的实施例中，形成锗层的前体包括锗烷(geh4)。此外，在沉积期间还可以提供诸如氮气的惰性载体气体。可选地，前体可以包括ge2h6、ge3h8、geh4或它们的组合。在各个实例中，沉积可以是等离子体增强cvd或大气压cvd。

参照图3和图6,方法50开始于操作56，在半导体层30上形成第二介电材料膜20b。在组分和形成方面，第二介电材料膜20b的形成和组分类似于第一介电材料膜20a。例如，第二介电材料膜20b可以包括高k介电材料(诸如氧化钛)、其他合适的介电材料或它们的组合，以及可以通过mocvd、pvd、ald、mbe或其他合适的沉积技术沉积第一介电材料膜20a。根据一些实施例，第二介电材料膜20b可以具有在从约1nm大约30nm的范围的厚度。在其他实施例中，在组分上，第二介电材料膜20b可以包括不同于第一介电材料膜的介电材料。例如，第一介电材料膜20a包括氧化钛而第二介电材料膜20b包括氧化铪。

参照图3和图7,方法50进行至操作58，对半导体层30进行处理以形成具有多个纳米晶体域26的纳米晶体层24。在本实施例中，在用于(形成)第二介电材料膜20b的操作56之后实施用于该处理(工艺)的操作58，该处理(工艺)包括诸如快速热退火(rta)的热处理。操作58中的热处理将沉积的半导体层30转变为纳米晶体层24。操作58中的热处理的热剖面(具体地，峰值温度和退火持续时间)确定颗粒尺寸和多晶颗粒26的数量密度。这些参数与纳米晶体层24的用于捕获电荷和阻挡通过介电层的漏电流的效率有关。实验发现：当纳米晶体层24数量密度增加以及颗粒尺寸减小时，其效率增加。进一步的实验又发现：当退火持续时间增加时，颗粒尺寸减小。在本实施例中，热处理包括从300℃和700℃范围的退火温度。退火温度限定了热处理的热剖面中的峰值温度。鉴于制造中的颗粒尺寸和热预算，优化退火持续时间。在一些实例中，退火持续时间在10分钟和20分钟的范围之间。在一些实施例中，操作58还包括在热退火期间的氮等离子体。例如，在整个热处理过程中向半导体结构10提供氮等离子体。在其他实例中，在热处理之后向半导体结构10提供氮等离子体。在另一其他实例中，在操作58期间向半导体结构10附加提供氢等离子体。在一些其他实例中，在大气压下，将热退火工艺应用于半导体结构10。由此形成的多晶颗粒26分散在介电层20中并分布在厚度为t的薄层24中。在各个实施例中，纳米晶体的颗粒尺寸在5埃到40埃的范围之间。

再次参照图1，半导体结构10可以包括诸如再分布层、接合焊盘和钝化层的其他部件。在一个实例中，一个或多个晶体管形成在衬底12上并且与电容器16连接以形成功能电路，诸如存储器件。

在本实施例中，如图8所示，半导体结构10还包括配置为分别电连接至底部电极18和顶部电极22的接触件。半导体结构10包括置放(landing)在顶部电极22上并电连接至顶部电极22的一个或多个第一接触部件40。半导体结构10还包括置放在底部电极18上并电连接至底部电极18的一个或多个第二接触部件42。在这种情况下，底部电极18水平延伸到顶部电极22的一个边缘之外，从而该偏置部分为第二接触部件42提供基底(base)以将第二接触件42置放于其上。在又一实施例中，以使得第一金属线44和第二金属线46分别电连接至第一接触部件40和第二接触部件42的配置来设置金属线44和46。在一些实施例中，底部电极18是第n金属层的部分；以及金属线44和46是第(n+1)金属层的部分。

图9示出了根据一些实施例构建的半导体结构10的截面图。半导体结构10包括衬底12和形成在衬底12上的诸如晶体管t1和t2的各种器件。每个晶体管(t1或t2)包括形成在衬底12中的源极62和漏极64，以及还包括形成在衬底12上并且插入在源极62和漏极64之间的栅极堆叠件66。每个晶体管可以形成在掺杂阱中。例如，第一晶体管t1形成在第一掺杂阱68上以及第二晶体管t2形成在第二掺杂阱70上。在一些实施例中，第一掺杂阱68是第一导电类型的掺杂阱以及第二掺杂阱70是与第一导电类型相反或可选地相同的第二导电类型的掺杂阱。例如，第一掺杂阱68是p型掺杂阱并且第一晶体管t1是n型fet，而第二掺杂阱70是n型掺杂阱并且第二晶体管t2是p型fet。

半导体结构10还包括形成在衬底12上的互连结构14。互连结构14还包括配置为提供电布线和连接各种器件以形成功能电路的各种导电部件。互连结构14包括两个或更多的金属层，每个金属层具有多个金属线。互连结构14还包括将器件(诸如源极、漏极和晶体管栅极)连接至金属线的接触件，以及垂直连接不同金属层中的金属线的通孔。在各个实施例中，导电部件包括铜、铝、钨、金属合金或其他合适的导电材料。这些导电部件(连接件、通孔和金属线)嵌入层间介电(ild)材料层72中。在各个实施例中，ild材料层72包括氧化硅、低k介电材料、其他合适的介电材料或它们的组合。可以通过cvd、旋涂或其它合适的技术沉积介电材料层。在各个实例中，互连结构14的形成包括诸如镶嵌工艺的合适的程序。如仅有的一个实例所示，互连结构(具有)五个金属层，金属-1(标记为m1)；金属-2(标记为m2)；……；金属-5(标记为m5)。接触件(标记为co)配置为垂直地位于在金属-1(m1)中的金属线和衬底(和/或栅极)之间。通孔配置为垂直地位于在临近的金属层之间并被称为通孔-1(标记为v1)；通孔-2(标记为v2)；……；通孔-4(标记为v4)。

在半导体结构10中，电容器16设置在互连层14的两个临近的金属层之间，诸如设置在金属-x(mx)层和金属-(x+1)(mx+1)层之间。在本实施例中，两个临近的金属层是金属-4(m4)层和金属-5(m5)层。尤其是，导电部件44和46是金属-5层的金属线。在一些实施例中，底部电极18在金属-4(m4)层上面并通过诸如导电部件74进一步连接至金属-4(m4)层中的金属线。可选地，如图10所示，底部电极18可以是金属-4(m4)层中的金属线。

电容器16是半导体结构10中的电路元件并且因此与电路的其他部件集成。在示出的一个实例中，电容器16连接至晶体管t2。在一些其他实例中，晶体管t1具有通过接触件(co)分别连接至金属-1(m1)中的金属线的源极62、漏极64和栅极66；第一金属层20包括设置于第一区14中的第一金属部件20a和设置于第二区14中的第二金属部件20b。第二金属层22包括设置于第一区14中的第三金属部件22a和设置于第二区14中的第四金属部件22b。

在一些实例中，半导体结构10还可以包括一些诸如再分布层76(可以形成于额外的金属层中)、接合焊盘78和钝化层80的其他部件。

图11是根据一些实施例的用于制造半导体器件10的方法100的流程图。方法100包括操作102，在衬底12上形成诸如二极管的晶体管和各种其他器件。操作102还包括：在衬底102中形成诸如sti部件218的隔离部件，从而限定有源区。在一些实施例中，有源区可以是诸如鳍式(也称为鳍有源区)有源区的三维有源区。在一个实例中，用于形成鳍有源区的工序包括：在衬底中形成沟槽；用一种或多种介电材料填充沟槽；以及抛光(诸如化学机械抛光或cmp)；以及使sti部件凹进以形成在sti部件上方延伸的鳍有源区。在另一实例中，用于形成鳍有源区的工序包括：在衬底中形成沟槽；用一种或多种介电材料填充沟槽；以及抛光(诸如化学机械抛光或cmp)；以及用半导体材料(与衬底相同或不同的半导体材料)选择性外延生长有源区以形成在sti部件上方延伸的鳍有源区。

方法100也包括用于形成互连结构14的操作104。互连结构14的形成包括用于形成分别具有金属线和接触件/通孔的多个金属层的多个步骤。在一些实施例中，金属线包括铜以及每个金属层通过诸如双镶嵌工艺或单镶嵌工艺的镶嵌工艺来形成。在又一实施例中，镶嵌工艺包括介电沉积、介电蚀刻、金属沉积和cmp。在一些实施例中，金属线包括铝以及每个金属层通过金属沉积、金属蚀刻、介电沉积和介电蚀刻来形成。在一些实施例中，接触件包括钨以及通过包括介电沉积、用于形成接触孔的蚀刻、钨沉积和cmp的工艺来形成接触件。

在操作104中的互连结构14的形成期间，方法100还包括用于形成诸如图1示出的电容器16的一个或多个电容器的操作106。如以上说明，电容器16设置在互连结构14中，具体地，(设置在)两个邻近的金属层之间，诸如(设置在)金属-4和金属-5之间或金属-6和金属-7之间。因此，电容器16的形成是在相应的两个邻近的金属层的形成之间。

操作106还包括：用于形成底部电极18的操作108；用于形成介电层20的操作50；以及用于形成顶部电极22的操作110。根据一些实施例，图3示出了操作50。具体地，操作50描述了具有用于形成电容器16的介电层20的各个步骤的工序。具体地，介电层20还包括嵌入其中的纳米晶体层以消除通过介电层的漏电流。在一个实例中，底部电极可以用下部金属层来形成以及顶部电极可以用上部金属层来形成。在另一实例中，至顶部和底部电极的接触件可以随着邻近的金属层之间的通孔的形成而形成。在一些实施例中，半导体结构10还包括垂直导电部件，诸如图8中的40和42。在一些实例中，垂直导电部件40和42可以随着邻近的金属层之间的通孔的形成而形成。

方法100还包括用于形成半导体结构10的其他部件的操作112。例如，操作112包括形成再分布层、接合焊盘和钝化层。

各种合适的技术可用于形成半导体结构10中的相应的部件。例如，栅极66包括栅极介电层和栅电极层。在一个实施例中，栅极介电层包括氧化硅、高k介电材料或其他合适的介电材料。栅电极层包括金属、多晶硅(多晶硅)或其他合适的导电材料。在一个实施例中，栅极材料层包括高k介电材料和金属，因此，栅极材料层也称作高k金属栅极。在一个实施例中，栅极介电层包括界面层(诸如氧化硅)和诸如氧化铪(hfo)或其他合适的金属氧化物的高k介电材料层。栅电极层包括金属(或金属合金)层并且也可以包括金属层上的多晶硅层。

本发明提供了一种半导体结构及其制造方法。半导体结构包括形成在互连结构中的电容器。电容器包括嵌入有纳米晶体的介电材料层以有效地捕获介电材料层中的载流子并且消除漏电流。

本发明的实施例提供了优于现有技术的优势，但是应当理解，其他实施例可以提供不同的优势，不是所有的优势都必须在本文中论述，并且没有特定的优势是所有的实施例都需要的。一些实施例中存在多个优势。通过利用公开的半导体结构，电容器包括嵌入介电层中的纳米晶体层。电容器形成在互连结构中，不占用硅区并且没有泄露问题。

上文在各个实施例中描述了本发明。可以存在其他部件、工艺步骤和可供替代的选择。例如，半导体结构10的集成电路包括各种电路模块，诸如随机存取存储器(ram)单元阵列、输入/输出(i/o)、逻辑电路模块、控制电路块、模拟电路、存储电容器(reservoircapacitor)和充电泵。在一个实例中，电容器用作用于模拟电路的rc通信网络的部分。在其他实例中，电容器用于存储电容器和充电泵中。在根据一个或多个实施例所公开的结构中，电容器形成在互连结构的后端，没有硅区的成本。诸如存储电容器和充电泵的相应的模块占用更小的硅区以及更小的覆盖区。

因此，本发明根据一些实施例提供了一种半导体结构。半导体结构包括形成在半导体衬底上的互连结构和设置在互连结构中的电容器。互连结构包括：顶部电极；底部电极；夹在顶部和底部电极之间的介电材料层；和嵌入介电材料层中的纳米晶体层。

根据一些实施例，本发明也提供了一种半导体结构。半导体结构包括：半导体衬底；互连结构，该互连结构具有位于半导体衬底上的第一金属层和位于第一金属层上并且临近第一金属层的第二金属层；设置在第一和第二金属层之间的电容器，其中，电容器包括介电材料层和分散在介电材料层中的多个半导体多晶颗粒。

根据一些实施例，本发明提供了用于制造具有电容器的集成电路的方法。方法包括：在衬底上形成底部电极；在底部电极上形成第一介电膜；在第一介电膜上形成半导体膜；在半导体膜上形成第二介电膜；对半导体膜实施热工艺，从而在第一和第二介电膜之间形成纳米晶体层；以及在第二介电膜上形成顶部电极。

根据本发明的一个实施例，提供了一种半导体结构，包括：互连结构，形成在半导体衬底上；以及电容器，设置在所述互连结构中，其中，所述互连结构包括顶部电极、底部电极、夹在所述电极顶部和所述底部电极之间的介电材料层以及嵌入所述介电材料层中的纳米晶体层。

在上述半导体结构中，所述纳米晶体层包括半导体材料。

在上述半导体结构中，所述半导体材料包括锗。

在上述半导体结构中，所述纳米晶体层具有在从0.5nm至10nm的范围内的厚度。

在上述半导体结构中，所述纳米晶体层包括多个多晶颗粒。

在上述半导体结构中，所述多晶颗粒是锗多晶颗粒。

在上述半导体结构中，所述多晶颗粒的尺寸在从5埃至40埃的范围内。

在上述半导体结构中，所述多晶颗粒随机分散在所述介电材料层的薄的部分中。

在上述半导体结构中，所述介电材料层包括高k介电材料。

在上述半导体结构中，所述介电材料层包括氧化钛。

在上述半导体结构中，还包括：下部金属层，形成在所述半导体衬底上；上部金属层，设置在所述下部金属层上，所述上部金属层具有位于第一区中的第一金属线和位于第二区中的第二金属线；第一导电部件，将所述第一金属线垂直地连接至所述电容器的所述顶部电极；以及第二导电部件，将所述第二金属部件垂直地连接至所述电容器的所述底部电极。

在上述半导体结构中，所述电容器的所述底部电极是位于所述下部金属层中的金属线；所述底部电极从所述第一区延伸至所述第二区；以及所述电容器配置在所述第一区内。

根据本发明的另一实施例，还提供了一种半导体结构，包括：半导体衬底；互连结构，所述互连结构具有位于所述半导体衬底上的第一金属层和位于所述第一金属层上并且临近所述第一金属层的第二金属层；以及电容器，设置在所述第一金属层和所述第二金属层之间，其中，所述电容器包括介电材料层和分散在所述介电材料层中的多个半导体多晶颗粒。

在上述半导体结构中，所述半导体多晶颗粒是锗多晶颗粒。

在上述半导体结构中，所述半导体多晶颗粒具有在从5埃至40埃的范围内的尺寸。

在上述半导体结构中，场效应晶体管(fet)，所述场效应晶体管形成在所述半导体衬底上并且电连接至所述电容器的所述底部电极。

根据本发明的又一实施例，还提供了一种形成半导体结构的方法，包括：在衬底上形成底部电极；在所述底部电极上形成第一介电膜；在所述第一介电膜上形成半导体膜；在所述半导体膜上形成第二介电膜；对所述半导体膜实施热工艺，从而在所述第一介电膜和所述第二介电膜之间形成纳米晶体层；以及在所述第二介电膜上形成顶部电极。

在上述方法中，所述热工艺包括：热退火，所述热退火利用在从300℃至700℃的范围内的退火温度；以及在所述热退火期间应用氮等离子体。

在上述方法中，形成所述半导体膜包括形成锗层。

在上述方法中，还包括在所述衬底上方形成互连结构，其中，所述底部电极、所述第一介电膜、所述纳米晶体层、所述第二介电膜和所述顶部电极配置在电容器内，以及所述电容器嵌入所述互连结构中。

上面论述了若干实施例的部件。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。