第III族氮化物半导体发光元件和其制造方法与流程

本发明涉及第iii族氮化物半导体发光元件和其制造方法，特别是涉及具有优异的元件寿命的第iii族氮化物半导体发光元件和其制造方法。

背景技术：

以往，包含al、ga、in等与n的化合物的第iii族氮化物半导体用作紫外光发光元件的材料。其中，包含高al组成的algan的第iii族氮化物半导体用于紫外发光元件、发光波长300nm以下的深紫外光发光元件(duv-led)。

作为第iii族氮化物半导体发光元件所要求的特性，例如可以举出高外部量子效率特性、低阻抗特性等。本申请申请人以前在专利文献1提出了通过在量子阱结构的发光层与p型包层之间形成被称为电子阻挡层的成为电子的能垒的层，从而提高发光效率。电子阻挡层对于发光层的量子阱层成为势垒，防止电子过剩地流动，从而可以提高载流子的注入效率。

另外，专利文献2中公开了一种半导体发光装置，其使用氮化物系化合物半导体，在p型包层与p侧光引导层的边界侧，设有比前述p型包层整体相比局部地高浓度掺杂的高浓度掺杂层。根据专利文献2，在p型包层的一部分中，设有比p型包层整体局部地高浓度掺杂的高浓度掺杂层，从而可以提高空穴浓度(孔浓度)而不使p型包层的结晶性劣化，由此，可以降低串联电阻，降低电流密度。

现有技术文献

专利文献

专利文献1：日本特开2010-161311号公报

专利文献2：日本特开2000-151023号公报

技术实现要素：

发明要解决的问题

根据专利文献1和专利文献2中记载的技术，可以改善第iii族氮化物半导体发光元件的外部量子效率特性、阻抗特性。然而，除外部量子效率特性和阻抗特性的改善以外，还寻求第iii族氮化物半导体发光元件的元件寿命特性的改善，在寿命的方面尚有改善的余地。

因此，本发明的目的在于，提供：具有比以往优异的元件寿命的第iii族氮化物半导体发光元件和其制造方法。

用于解决问题的方案

本发明人等对于解决上述课题的方法进行了深入研究，着眼于第iii族氮化物半导体发光元件中的、比发光层更位于p型半导体层侧的电子阻挡层的掺杂剂。此处，作为第iii族氮化物半导体发光元件的p型半导体层侧中掺杂的p型的掺杂剂，一般使用mg。本发明人等认为，p型半导体层侧中掺杂的mg向发光层的扩散可能对第iii族氮化物半导体发光元件的寿命特性造成影响。因此发现：通过在活性层与p型半导体层之间的电子阻挡层中设置含si杂质掺杂区域层，从而可以改善第iii族氮化物半导体发光元件的寿命，至此完成了本发明。

即，本发明的主旨构成如以下所述。

(1)一种第iii族氮化物半导体发光元件，其依次具有n型半导体层、至少包含al的发光层、电子阻挡层和p型半导体层，其特征在于，前述发光层具备基于阱层与势垒层的层叠的量子阱结构，前述电子阻挡层与前述发光层相邻，且由al组成大于前述势垒层和前述p型半导体层的层形成，前述电子阻挡层包含含si杂质掺杂区域层。

(2)根据前述(1)所述的第iii族氮化物半导体发光元件，其中，前述电子阻挡层在比前述含si杂质掺杂区域层更靠近前述p型半导体层侧还包含p型杂质掺杂区域层。

(3)根据前述(1)或(2)所述的第iii族氮化物半导体发光元件，其中，前述电子阻挡层还包含未掺杂区域层。

(4)根据前述(3)所述的第iii族氮化物半导体发光元件，其中，前述未掺杂区域层位于前述含si杂质掺杂区域层与前述p型杂质掺杂区域层之间。

(5)根据前述(1)～(4)中任一项所述的第iii族氮化物半导体发光元件，其中，前述含si杂质掺杂区域层与前述发光层相邻。

(6)根据前述(1)～(5)中任一项所述的第iii族氮化物半导体发光元件，其中，前述p型半导体层具有由alxga1-xn(0≤x≤0.1)形成的p型接触层。

(7)根据前述(6)所述的第iii族氮化物半导体发光元件，其中，前述p型半导体层的al组成小于前述电子阻挡层，在前述电子阻挡层与前述p型接触层之间还具有al组成大于前述p型接触层的p型包层。

(8)根据前述(7)所述的第iii族氮化物半导体发光元件，其中，前述p型包层为alyga1-yn(0.20≤y)。

(9)根据前述(1)～(8)中任一项所述的第iii族氮化物半导体发光元件，其中，前述含si杂质掺杂区域层中所含的si的杂质浓度为5×10¹⁶atoms/cm³～1×10¹⁸atoms/cm³。

(10)根据前述(1)～(9)中任一项所述的第iii族氮化物半导体发光元件，其中，前述势垒层为albga1-bn(0.4≤b≤0.95)，前述电子阻挡层为alzga1-zn(b<z≤1)。

(11)根据前述(1)～(10)中任一项所述的第iii族氮化物半导体发光元件，其中，前述含si杂质掺杂区域的掺杂剂仅为si。

(12)根据前述(1)～(10)中任一项所述的第iii族氮化物半导体发光元件，其中，前述含si杂质掺杂区域的掺杂剂为si和mg。

(13)根据前述(1)～(12)中任一项所述的第iii族氮化物半导体发光元件，其中，从前述发光层放射的光是中心波长为300nm以下的深紫外光。

(14)一种第iii族氮化物半导体发光元件的制造方法，其包括如下工序：n型半导体层形成工序，形成n型半导体层；发光层形成工序，在前述n型半导体层上形成至少包含al、且基于阱层和势垒层的层叠的量子阱结构的发光层；电子阻挡层形成工序，在前述发光层上形成al组成大于前述势垒层的电子阻挡层；和，p型半导体层形成工序，在前述电子阻挡层上形成p型半导体层，其特征在于，前述电子阻挡层形成工序中，形成掺杂有含si杂质的含si杂质掺杂区域层。

(15)一种第iii族氮化物半导体发光元件，其依次具有n型半导体层、至少包含al的发光层、电子阻挡层和p型半导体层，其特征在于，前述发光层具备基于阱层与势垒层的层叠的量子阱结构，前述电子阻挡层与前述发光层相邻，且由al组成大于前述势垒层和前述p型半导体层的层形成，前述电子阻挡层包含含si杂质掺杂区域层，前述电子阻挡层在比前述含si杂质掺杂区域层更靠近前述发光层侧还包含p型杂质掺杂区域层。

(16)根据前述(15)所述的第iii族氮化物半导体发光元件，其中，前述含si杂质掺杂区域层与前述p型半导体层相邻。

(17)根据前述(15)或(16)所述的第iii族氮化物半导体发光元件，其中，前述势垒层为albga1-bn(0.4≤b≤0.95)，前述电子阻挡层为alzga1-zn(b<z≤1)。

(18)根据前述(15)～(17)中任一项所述的第iii族氮化物半导体发光元件，其中，前述p型杂质掺杂区域层的掺杂剂为mg。

(19)根据前述(15)～(18)中任一项所述的第iii族氮化物半导体发光元件，其中，前述含si杂质掺杂区域层的掺杂剂为si和mg。

(20)根据前述(15)～(19)中任一项所述的第iii族氮化物半导体发光元件，其中，从前述发光层放射的光是中心波长为300nm以下的深紫外光。

发明的效果

根据本发明，第iii族氮化物半导体发光元件中，电子阻挡层中设置含si杂质掺杂区域层，因此，可以提供具有比以往优异的元件寿命的第iii族氮化物半导体发光元件和其制造方法。

附图说明

图1为用于说明本发明的第1实施方式的第iii族氮化物半导体发光元件的示意剖视图。

图2的(a)～(d)为示出本发明的适合的实施方式的第iii族氮化物半导体发光元件中的发光层、电子阻挡层和p型半导体层的示意剖视图。

图3为用于说明本发明的第2实施方式的第iii族氮化物半导体发光元件的示意剖视图。

图4为用于说明本发明的适合的实施方式的第iii族半导体发光元件的制造方法的流程图。

具体实施方式

以下，参照附图针对本发明的实施方式进行说明。需要说明的是，同一的构成要素中作为原则附以同一的参照编号，省略说明。另外，各图中，为方便说明，将基板和各层的横纵比率比实际的比率夸张后示出。

(第1实施方式：第iii族氮化物半导体发光元件100)

如图1所示那样，本发明的一实施方式的第iii族氮化物半导体发光元件100依次具有n型半导体层30、至少包含al的发光层40、电子阻挡层50和p型半导体层60。而且，其特征在于，发光层40具备基于阱层41与势垒层42的层叠的量子阱结构，电子阻挡层50与发光层40相邻，且由al组成大于势垒层42和p型半导体层60的层形成，电子阻挡层50包含含si杂质掺杂区域层50a。

另外，如图1所示那样，可以将第iii族氮化物半导体发光元件100的n型半导体层30设置在基板10的表面上设有aln层20的aln模板基板上。另外，第iii族氮化物半导体发光元件100中，可以设置：通过蚀刻等去除发光层40、电子阻挡层50和p型半导体层60的一部分而露出的n型半导体层30上形成的n型电极70、和p型接触层62上形成的p型电极80。本发明的一实施方式的第iii族氮化物半导体发光元件100中，n型半导体层30、发光层40、电子阻挡层50和p型半导体层60是成为特征的构成，其中，电子阻挡层50特别是成为特征的构成。蓝宝石基板10、aln层20、n型电极70和p型电极80可以设为一般的构成，具体的构成没有任何限定。需要说明的是，第iii族氮化物半导体发光元件100中的各半导体层例如由algan材料形成，另外，相对于作为iii族元素的al和ga，可以包含5％以内的量的in。对于后述的第iii族氮化物半导体发光元件200也是同样的。以下，首先对成为本发明的特征的构成、即、n型半导体层30、发光层40、电子阻挡层50和p型半导体层60进行说明。

n型半导体层30为至少包含al的第iii族氮化物半导体层，可以使用一般的n型半导体层。如前述那样，n型半导体层30例如由algan材料形成，另外，相对于作为iii族元素的al和ga，可以包含5％以内的量的in。n型半导体层30中掺杂有n型的掺杂剂(杂质)，作为n型掺杂剂，可以举出si、ge、sn、s、o、ti、zr等。掺杂剂浓度只要为能够作为n型发挥功能的掺杂剂浓度就没有特别限定，例如可以设为1.0×10¹⁸atoms/cm³～1.0×10²⁰atoms/cm³。另外，n型半导体层30的al含有率没有特别限制，可以设为一般的范围。也可以由单层或多层构成n型半导体层30。

发光层40设置于n型半导体层30上。该发光层40至少包含al，例如可以由alaga1-an材料(0<a≤1)形成。此处，适当设定al的组成，以使其发出期望波长的光，al组成a为0.35以上(即，0.35≤a≤1)时，从发光层40放射的光的中心波长成为300nm以下，最终制作的第iii族氮化物半导体发光元件100成为duv-led。

该发光层40可以由重复形成有包含al组成不同的algan的阱层41和势垒层42的多重量子阱(mqw：multiplequantumwell)构成。阱层41的al组成例如为0.3～0.8。势垒层42的al组成b大于阱层41的al组成，例如为0.40～0.95。另外，阱层41和势垒层42的重复次数例如为1～10次。优选使发光层40的、n型半导体层30侧和电子阻挡层50侧(即最初和最后)为势垒层，使阱层41和势垒层42的重复次数为n时，此时表示为“n.5组的阱层和势垒层”。进而，阱层41的厚度可以设为0.5nm～5nm、势垒层42的厚度可以设为3nm～30nm。

电子阻挡层50与发光层40相邻地设置，由al组成大于势垒层42的al组成b和p型半导体层60的层形成。电子阻挡层50一般设置于发光层与p型包层之间，从而以电子坝堤，将电子注入至发光层40(mqw的情况下为阱层41)内，作为用于提高电子的注入效率的层使用。特别是，发光层40的al组成高的情况下，p型半导体层60的孔浓度低，因此，不易将孔注入至发光层40，一部分电子向p型半导体层60侧流动，但通过设置电子阻挡层50，可以防止这样的电子的流动。需要说明的是，本发明中，“电子阻挡层”的al组成z大于构成发光层40的势垒层42的al组成b，是指带隙大的层。与此相对，是指，“包层”的al组成比电子阻挡层的al组成小超过0.1，比p型接触层大超过0.1。如后述，但p型半导体层60可以具有p型包层61也可以不具有p型包层61，均可。一实施方式中，在第iii族氮化物半导体发光元件100中设置p型包层61时，对于p型包层61的al组成y，如果使用电子阻挡层50的al组成z和p型接触层62的al组成x，则为x+0.1<y<z-0.1。需要说明的是，中心波长为300nm以下处使用的p型的algan的al组成越大，电流越不易流动，因此，以往作为包层使用的al组成大多为势垒层的al组成以下。因此，本发明中的电子阻挡层与现有技术中的包层以势垒层的al组成为基准来区分。

电子阻挡层50例如可以由alzga1-zn材料(b<z≤1)形成。还取决于势垒层42的al组成，例如该电子阻挡层50的al组成优选设为0.5以上且1.0以下(即，b<z≤1且0.5≤z)。由此，可以提高电子对阱层41的注入效率。另外，电子阻挡层50整体的厚度例如优选为6nm～60nm。这是由于，电子阻挡层51的厚度无论比6nm薄还是超过60nm，均可见输出的大幅的减少。需要说明的是，电子阻挡层50的厚度优选比势垒层42的厚度还厚。对于在电子阻挡层中设置含si杂质掺杂区域层50a的技术意义，如后述。需要说明的是，在电子阻挡层的一部分或全部中，在si的基础上还可以掺杂p型掺杂剂，此时，作为p型掺杂剂，可以举出mg、zn、ca、be、mn等。p型半导体层60整体的平均掺杂剂浓度只要为能够作为p型发挥功能的掺杂剂浓度就没有特别限定，例如可以设为1.0×10¹⁸atoms/cm³～5.0×10²¹atoms/cm³。

本实施方式中，p型半导体层60至少具有p型接触层62。该p型接触层62可以设为al组成x为0≤x≤0.1的、p型的alxga1-xn材料。p型接触层62是用于降低形成于其上的p型电极80与电子阻挡层50之间的接触阻抗的层，可以充分降低与形成于p型接触层62上的p型电极80的接触阻抗。特别优选设为x＝0(即，gan)。作为用于使该p型接触层62为p型的掺杂剂，可以使用镁(mg)、锌(zn)。可以将p型接触层62的厚度设为5nm以上且200nm以下。未作图示，但p型接触层62可以形成改变了al组成、掺杂剂种、掺杂剂浓度、形成时的载气种类等任意1个或多个要素的、多层结构。

此处，在电子阻挡层50中设置含si杂质掺杂区域层50a是本发明中的重心。需要说明的是，可以使电子阻挡层50整体为含si杂质掺杂区域层50a(图1)。实施例中后述，由本发明人等的实验结果表明通过设置含si杂质掺杂区域层50a，可以改善第iii族氮化物半导体发光元件100的元件寿命。

能够提高元件寿命的理由在理论上尚不清楚，但本发明人等如以下考虑其理由。即认为，p型半导体层中掺杂的mg容易向发光层扩散，源自mg的缺陷在发光层中产生，因此，其成为原因，元件寿命降低。另一方面认为，通常作为n型掺杂剂使用的si不易向发光层扩散，而且可以抑制mg的扩散。因此，本发明人等认为：通过在发光层与p型半导体层之间的电子阻挡层中掺杂si，可能停止源自mg的缺陷。需要说明的是，使用mg的例子作为代表性的p型掺杂剂进行说明，但即使使用其他p型杂质形成p型半导体层60，通过设置含si杂质掺杂区域层50a，也产生同样的现象。如此推测，通过在电子阻挡层50中设置含si杂质掺杂区域层50a，可以提高元件寿命。

本实施方式中，含si杂质掺杂区域层50a的掺杂剂只要为含有si的杂质即可，可以仅设为si，也可以设为si和mg。含si杂质掺杂区域层50a的掺杂剂仅为si时，可以使si的杂质浓度为5×10¹⁶atoms/cm³～1×10¹⁸atoms/cm³，优选设为5×10¹⁶atoms/cm³～1×10¹⁷atoms/cm³，更优选设为5×10¹⁶atoms/cm³～6×10¹⁶atoms/cm³。

另一方面，通过掺杂mg，提高孔注入效率，维持发光输出，而且降低正向电压，且通过掺杂si，抑制mg向发光层的扩散，可以抑制寿命的恶化。因此，含si杂质掺杂区域的掺杂剂优选也设为si和mg。此时，si的杂质浓度的适合范围与仅掺杂si的情况同样，对于mg的杂质浓度，可以设为1×10¹⁸atoms/cm³～1×10²⁰atoms/cm³。另外，可以将两者的杂质浓度的总计设为2×10¹⁸atoms/cm³～1×10²⁰atoms/cm³。

如以上，本实施方式的第iii族氮化物半导体发光元件100由于在电子阻挡层50中设置含si杂质掺杂区域层50a，因此可以实现具有比以往优异的元件寿命的第iii族氮化物半导体发光元件。

此处，如图2的(a)所示那样，本实施方式中，电子阻挡层50优选的是，在比含si杂质掺杂区域层50a更靠近p型半导体层60侧还包含p型杂质掺杂区域层50c。需要说明的是，p型杂质掺杂区域层50c位于含si杂质掺杂区域层50a与p型半导体层60之间。通过设置p型杂质掺杂区域层50c，p型杂质被掺杂而提高孔注入效率，因此，可以降低正向电压。需要说明的是，p型杂质掺杂区域层50c的掺杂剂没有特别限定，优选设为mg。另外，设置p型杂质掺杂区域层50c时，可以将其厚度设为超过0nm且60nm以下，优选设为10nm以上且60nm以下，更优选设为20nm以上且60nm以下。

另外，电子阻挡层50优选的是，还包含未掺杂区域层50b，如图2的(b)所示那样，未掺杂区域层50b更优选位于含si杂质掺杂区域层50a与p型杂质掺杂区域层50c之间。较薄地设置si杂质掺杂层时，p型杂质向发光层的扩散距离变短，寿命的改善率变小，但可以抑制发光输出的降低。因此，通过在含si杂质掺杂区域层50a与p型杂质掺杂区域层50c之间插入未掺杂区域层50b，可以使si掺杂层的厚度适当，且保持p型杂质向发光层的距离，抑制源自对电子阻挡层的si掺杂的发光输出的降低和正向电压的上升，且改善元件寿命。

另外，可以在电子阻挡层50中设置多个未掺杂区域层，例如如图2的(c)所示那样，电子阻挡层50可以依次包含：第1未掺杂层50b1、含si杂质掺杂区域层50a、第2未掺杂层50b2、p型杂质掺杂区域层50c。另一方面，如图2的(a)、(b)所示，含si杂质掺杂区域层还优选与发光层40相邻。通过设为上述位置关系，前述p型杂质扩散的抑制效果变得更确实。

需要说明的是，未掺杂区域层的“未掺杂”是指，为不意图添加mg、si等特定的杂质的层，可以混入不可避免的杂质。本发明中，将不以电气的方式作为p型或n型发挥功能、且载流子密度小的层(例如低于4×10¹⁶/cm³)作为未掺杂区域层。未掺杂区域层50b的厚度可以设为1nm～60nm，优选设为5nm～50nm。电子阻挡层50具有含si杂质掺杂区域层、未掺杂区域层和p型杂质掺杂区域层时，除使电子阻挡层50整体的厚度为60nm以下之外，特别优选的是，使含si杂质掺杂区域层50a的厚度为1～20nm(优选5～10nm)、p型杂质掺杂区域层50c的厚度为1～20nm(优选5～10nm)、剩余为未掺杂区域层50b。

需要说明的是，本实施方式的第iii族氮化物半导体发光元件100中，p型包层是任意的，也可以不设置。即，如图2的(a)、(b)所示那样，可以仅由p型接触层62构成p型半导体层60。另一方面，如图2的(d)所示那样，p型半导体层60可以在电子阻挡层50与p型接触层62之间还具有p型包层61，所述p型包层61的al组成小于电子阻挡层50、且al组成小于势垒层42。此时，通过将电子阻挡层50与p型接触层62的带隙差分割，可以提高孔注入效率，因此，通过设置p型包层61，可以改善第iii族氮化物半导体发光元件100的发光输出和正向电压。需要说明的是，设置p型包层61时，其厚度可以设为2nm～300nm。此时，可以使p型包层61为alyga1-yn(0.20≤y<b)，也可以使p型包层61al组成y为0.35≤y<b。需要说明的是，未作图示，但p型包层61也可以形成改变了al组成的多层结构。此时，使发光层侧的p型包层为第1p型包层、p型接触层侧的p型包层为第2p型包层时，优选的是，使第1p型包层的al组成大于第2p型包层的al组成。

以下，对于图1中示出的基板10、aln层20、n型电极70和p型电极80，列示例地说明它们的具体的方案，但可以进行各种变形。如上所述，本发明的实施方式中，图1中示出的蓝宝石基板10、aln层20、n型电极70和p型电极80不受本发明的任何限定。

作为第iii族氮化物半导体发光元件100的基板10，可以使用蓝宝石基板。也可以使用设有在蓝宝石基板的表面外延生长的aln层20而成的aln模板基板。作为蓝宝石基板，可以使用任意的蓝宝石基板，偏离角的有无是任意的，设置偏离角时的倾斜方向的晶轴取向可以为m轴方向或a轴方向，均可。例如，可以使蓝宝石基板的主面设为以c面为0.5度的偏离角θ倾斜的面。使用aln模板基板时，优选蓝宝石基板表面的aln层的结晶性优异。另外，还优选在aln模板基板的表面上设置未掺杂的algan层。

n型电极70例如可以设置具有含ti膜和该含ti膜上形成的含al膜的金属复合膜，其厚度、形状和尺寸可以根据发光元件的形状和尺寸而适当选择。另外，对于p型电极80，例如也可以设为具有含ni膜和该ni含有膜上形成的含au膜的金属复合膜，其厚度、形状和尺寸可以根据发光元件的形状和尺寸而适当选择。

(第2实施方式：第iii族氮化物半导体发光元件200)

根据前述第1实施方式，可以改善第iii族氮化物半导体发光元件100的元件寿命。本发明人等发现：利用第iii族氮化物半导体发光元件100可以得到元件寿命的提高效果，但是与不设置含si杂质掺杂区域层50a的情况相比，发行输出有时稍降低。为了设置含si杂质掺杂区域层50a、且实现元件寿命的改善和输出改善的兼顾，本发明人等进一步进行了深入研究，以下完成了说明详细情况的第2实施方式的第iii族氮化物半导体发光元件200。

即，本发明的第2实施方式的第iii族氮化物半导体发光元件200如图3所示那样，依次具有n型半导体层30、至少包含al的发光层40、电子阻挡层50和p型半导体层60。而且，其特征在于，发光层40具备基于阱层41与势垒层42的层叠的量子阱结构，电子阻挡层50与发光层40相邻，且由al组成大于势垒层42和p型半导体层60的层形成，电子阻挡层50包含含si杂质掺杂区域层50a，电子阻挡层50在比含si杂质掺杂区域层50a更靠近发光层40侧还包含p型杂质掺杂区域层50d。对于与第1实施方式重复的构成，标注同一符号，省略重复说明。

第1实施方式与第2实施方式中，在如下方面不同：电子阻挡层50在比含si杂质掺杂区域层50a更靠近发光层40侧还包含p型杂质掺杂区域层50d。根据本发明人等的研究，实验上表明：将p型杂质掺杂区域层50d设于该位置时，可以兼顾元件寿命的改善和输出改善。本发明人等由后述的实验例2的结果如以下那样考虑获得这样的效果的理由。即，含si杂质掺杂层50a位于发光层40侧时，在向发光层40的si注入前空穴再结合，而si注入被妨碍，可能成为输出降低的因素。此处，p型杂质浓度(实验例2中为mg)与电子阻挡层50相比，p型接触层62高，mg扩散的影响大。因此，即使在比p型接触层62更近的一侧设置电子阻挡层50的含si杂质掺杂层50a也可以抑制mg(即p型杂质)的充分扩散，在元件寿命的改善的方面有效。

本实施方式中，电子阻挡层50可以仅由p型杂质掺杂区域层50d和含si杂质掺杂区域层50a构成。需要说明的是，电子阻挡层50与第1实施方式同样地，在p型半导体层60侧还可以进一步包含未掺杂区域层50b或p型杂质掺杂区域层50c。但是，未掺杂区域层50b的插入在发光输出的观点上可能成为输出降低的因素，因此，优选不设置未掺杂区域层50b。

另外，本实施方式中，p型杂质掺杂区域层50d的厚度没有特别限制，优选设为10nm以上且100nm以下、更优选设为15nm以上且80nm以下。另一方面，含si杂质掺杂区域层50a的厚度也没有特别限制，优选设为1nm以上且40nm以下、更优选设为1nm以上且30nm以下。此时，可以使p型杂质掺杂区域层50d的厚度大于含si杂质掺杂区域层50a的厚度。另外，p型杂质掺杂区域层50d和含si杂质掺杂区域层的总厚度没有特别限制，可以设为12nm以上且100nm以下。

另外，p型杂质掺杂区域层50d的掺杂剂优选为mg。此时，对于mg的杂质浓度，可以设为1×10¹⁸atoms/cm³～1×10²⁰atoms/cm³。另外，也可以使两者杂质浓度的总计为2×10¹⁸atoms/cm³～1×10²⁰atoms/cm³。但是，如第1实施方式中所述，对于p型杂质掺杂区域层50d的掺杂剂，也可以使用除mg以外的p型的掺杂剂。

另外，含si杂质掺杂区域层50a的掺杂剂优选为si和mg。此时，可以使si的杂质浓度为5×10¹⁶atoms/cm³～5×10¹⁹atoms/cm³，更优选1×10¹⁸atoms/cm³～2×10¹⁹atoms/cm³以下。si的杂质浓度变得过高时，输出有时降低。需要说明的是，本实施方式中，由于使含有si的位置远离发光层，因此，与前述第1实施方式相比，可以进一步提高si浓度。通过使含有si的位置远离发光层、且使更高浓度的si与mg混在，从而提高基于si的mg的扩散抑制效果，可以兼顾元件寿命的改善和输出改善，为优选。

而且，含si杂质掺杂区域层50a的掺杂剂为si和mg时，可以使mg的杂质浓度为1×10¹⁸atoms/cm³～1×10²⁰atoms/cm³，更优选为5×10¹⁸atoms/cm³～5×10¹⁹atoms/cm³。另外，可以使si和mg这两者的总计杂质浓度为2×10¹⁸atoms/cm³～2×10²⁰atoms/cm³，更优选为5×10¹⁸atoms/cm³～5×10¹⁹atoms/cm³。但是，如第1实施方式中所述，可以使含si杂质掺杂区域层50a的掺杂剂仅为si。仅设为si时，也可以使si的杂质浓度为5×10¹⁶atoms/cm³～5×10¹⁹atoms/cm³，更优选为2×10¹⁹atoms/cm³以下。

需要说明的是，与第1实施方式同样地，前述势垒层为albga1-bn(0.4≤b≤0.95)，前述电子阻挡层可以设为alzga1-zn(b<z≤1)。另外，可以使从发光层放射的光为中心波长为300nm以下的深紫外光，这与第1实施方式也是同样的。

另外，与第1实施方式同样地，本实施方式中p型包层也是任意的，也可以不设置。即，可以仅由p型接触层构成p型半导体层60。

(第3实施方式：第iii族氮化物半导体发光元件的制造方法)

本发明的第3实施方式的第iii族氮化物半导体发光元件100的制造方法包括如下工序：n型半导体层形成工序，形成n型半导体层30(图4的(e))；发光层形成工序，在n型半导体层30上形成至少包含al、且基于阱层41和势垒层42的层叠的量子阱结构的发光层40(图4的(f))；电子阻挡层形成工序，在发光层40上形成al组成大于势垒层42的电子阻挡层50(图4的(g))；和，p型半导体层形成工序，在电子阻挡层50上形成p型半导体层60(图4的(h))。本实施方式的特别的特征在于，电子阻挡层形成工序中，形成掺杂有含si杂质的含si杂质掺杂区域层50a。以下，使用示出第2实施方式的适合的实施方式的流程图的图4对各工序依次进行说明，对于与前述第1实施方式或第2实施方式重复的说明省略。

首先，作为基板10，准备蓝宝石基板。优选形成在基板10的表面10a形成有aln层的aln模板基板，也可以使用市售的aln模板基板(图4的(a)～图4的(b))。需要说明的是，aln层20例如可以通过金属有机气相沉积(mocvd：metalorganicchemicalvapordeposition)法、分子束外延(mbe：molecularbeamepitaxy)法、溅射法等公知的薄膜生长方法来形成。

作为aln层20的al源，可以使用三甲基铝(tma)。另外，作为n源，可以使用氨气(nh3)。通过使用氢气作为载气，能将这些原料气体形成aln层20。

需要说明的是，作为aln层20的生长温度优选1270℃以上且1350℃以下、更优选1290℃以上且1330℃以下。为该温度范围时，接着进行热处理工序时能使aln层20的结晶性提高。另外，针对腔室内的生长压力，例如可以设为5托～20托。更优选为8托～15托。

另外，针对以nh3气体等第v族元素气体与tma气体等第iii族元素气体的生长气体流量为根据计算出的第v族元素相对于第iii族元素的摩尔比(以下，记为v/iii比)，例如可以设为130以上且190以下。更优选为140以上且180以下。需要说明的是，根据生长温度和生长压力存在最适合的v/iii比，因此优选适宜设定生长气体流量。

接着，对如上所述而得到的蓝宝石基板10上的aln层20优选以比该aln层20的生长温度更高温地实施热处理。该热处理工序可以使用公知的热处理炉进行。通过进行所述热处理，将aln层20的(10-12)面的x射线摇摆曲线的半值宽度设为400秒以下、能够实现高结晶性(图4的(c))。

之后，如图4的(d)中示例那样，还优选在aln层20上形成未掺杂的algan层20’。作为al源，使用tma，作为ga源，使用三甲基镓(tmg)，作为n源，使用nh3气体，由此可以形成由algan材料形成的层，对于以下中说明的n型半导体层、发光层、电子阻挡层和p型半导体层的形成也是同样的。只要使用氢气或者氮气或两者的混合气体作为载气，将这些原料气体供给至腔室内即可，一般使用氢气。另外，对于以nh3气体等v族元素气体和tma气体等iii族元素气体的生长气体流量为基础计算的v族元素相对于iii族元素的摩尔比(以下，记载为v/iii比)，例如可以设为100以上且100000以下。更优选为300以上且30000以下。根据生长温度和生长压力存在最佳的v/iii比，因此，优选适当设定生长气体流量，这与形成aln层20的情况是同样的。

接着，进行形成n型半导体层30的n型半导体层形成工序(图4的(e))。n型半导体层30可以形成在aln层20上，优选形成在未掺杂的algan层20’上。对于n型掺杂剂，如上所述。

接着，如图4的(f)所示那样，进行形成发光层40的发光层形成工序。使发光层40为mqw结构时，通过适当变更al源的流量与ga源的流量之比，可以形成具有mqw结构的发光层40。由alaga1-an材料(0<a≤1)形成发光层40时，作为alaga1-an材料的生长温度优选1000℃以上且1400℃以下、更优选1050℃以上且1350℃以下。

接着，如图4的(g)所示那样，进行在发光层40上形成电子阻挡层50的电子阻挡层形成工序。如上述那样，电子阻挡层50包含：掺杂有含si杂质的含si杂质掺杂区域层50a。另外，如前述那样，电子阻挡层50优选形成为还包含p型杂质掺杂区域层50c的2层结构，还优选在含si杂质掺杂区域层50a与p型杂质掺杂区域层50c之间还具有未掺杂区域层50b的3层结构。

作为用于形成含si杂质掺杂区域层50a的掺杂剂，可以设为si单独或si和mg。作为si源，可以使用单硅烷(sih4)等，作为mg源，可以使用环戊二烯基镁(cp2mg)。将si和mg混合而进行掺杂时，只要将两者的混合气体供给至腔室即可。

另外，作为用于形成p型杂质掺杂区域层50c的掺杂剂，可以使用mg、zn。mg源可以使用cp2mg，作为zn源，可以使用zncl2。

由alzga1-zn材料(b<z≤1)形成电子阻挡层50时，电子阻挡层50的形成中，作为载气，可以使用以氢为主成分的气体。原料气体如上所述，为tma、tmg和nh3气体，进而，使用与含si杂质掺杂区域层50a、未掺杂区域层50b和p型杂质掺杂区域层50c相应的杂质气体。

需要说明的是，作为电子阻挡层50的生长温度，优选1000℃以上且1400℃以下、更优选1050℃以上且1350℃以下。另外，对于腔室内的生长压力，例如可以设为10托～760托。更优选为20托～380托。

接着，如图4的(h)所示那样，在电子阻挡层50上形成p型半导体层60。p型半导体层60具有p型接触层62，该p型接触层62由p型的alxga1-xn材料(0≤x≤0.1)形成。作为用于使p型接触层62为p型的掺杂剂，与p型杂质掺杂区域层50c的情况同样地，可以使用mg、锌zn。mg源和zn源也是同样的。

作为具有p型接触层62的p型半导体层60的生长温度，优选800℃以上且1400℃以下、更优选900℃以上且1300℃以下。另外，对于腔室内的生长压力，例如可以设为10托～760托。更优选为20托～600托。作为载气，如上所述，可以使用氢气或者氮气或两者的混合气体。未作图示，使p型接触层62为多层时，也可以将电子阻挡层侧的载气设为氢气、相对侧设为氮气，也可以设为其相反。也可以设置p型包层，如上所述。

最后，如图4的(i)所示那样，分别地，在通过蚀刻等去除发光层40、电子阻挡层50和p型半导体层60的一部分而露出的n型半导体层30上形成n型电极70，在p型接触层62上形成p型电极80。如此，可以制作本发明的适合的实施方式的第iii族氮化物半导体发光元件100。

另外，未作图示，为了制造第2实施方式的第iii族氮化物半导体发光元件200，使用图4的(g)说明的在发光层40上形成电子阻挡层50的电子阻挡层形成工序中，可以在发光层40上形成p型杂质掺杂区域层50d，接着，形成含si杂质掺杂区域层50a。而且，对于其他工序，只要与第1实施方式的第iii族氮化物半导体发光元件100同样地进行，就可以制造第iii族氮化物半导体发光元件200。

实施例

[实验例1]

(发明例1)

以下，使用实施例将本发明进一步详细地说明，本发明不受以下的实施例任何限定。按照图4所示的流程图，制作第iii族氮化物半导体发光元件。首先，准备蓝宝石基板(直径2英寸、厚度：430μm、面取向：(0001)、m轴方向偏离角θ：0.5度、平台宽度：100nm、台阶高度：0.20nm)(图4的(a))。接着，通过mocvd法，在上述蓝宝石基板上使中心膜厚0.60μm(平均膜厚0.61μm)的aln层生长，制成aln模板基板(图4的(b))。此时，aln层的生长温度为1300℃、腔室内的生长压力为10托、设定氨气气体与tma气体的生长气体流量使v/iii比为163。第v族元素气体(nh3)的流量为200sccm、第iii族元素气体(tma)的流量为53sccm。需要说明的是，针对aln层的膜厚，使用光干涉式膜厚测定仪(nanospecm6100a；nanometricsincorporated制)测定包括晶圆面内的中心的为等间隔地分散的总计25处的膜厚。

接着，将上述aln模板基板导入热处理炉，减压至10pa后，吹扫氮气气体直至常压，由此将炉内制成氮气气氛后，将炉内的温度升温，对aln模板基板实施热处理(图4的(c))。此时，加热温度为1650℃、加热时间设为4小时。

接着，通过mocvd法，作为未掺杂的algan层，形成由al0.7ga0.3n形成的层厚1μm的未掺杂al0.7ga0.3n层(图4的(d))。接着，作为n型半导体层，在上述algan层上形成由al0.62ga0.38n形成、且进行了si掺杂的层厚2μm的n型al0.62ga0.38n层(图4的(e))。需要说明的是，sims分析的结果，n型半导体层的si浓度为1.0×10¹⁹atoms/cm³。

接着，在n型半导体层上形成发光层，所述发光层是使由al0.45ga0.55n形成的层厚3nm的阱层和由al0.65ga0.35n形成的层厚7nm的势垒层交替反复层叠3.5组而成的(图4的(f))。3.5组中的0.5是指发光层的第一层和最后一层为势垒层。

之后，在发光层上，以氢气为载气，形成由al0.68ga0.32n形成的层厚40nm的电子阻挡层(图4的(g))。形成电子阻挡层时，最初的5nm(相当于含si杂质掺杂区域层)中，将单硅烷(sih4)气体以10sccm向腔室内供给，接下来的15nm(相当于未掺杂区域层)中，停止掺杂剂气体的供给，剩余的20nm(相当于p型杂质掺杂区域层)中，掺杂mg。需要说明的是，sims分析的结果，含si杂质掺杂区域层的si浓度为6.0×10¹⁶atoms/cm³，未掺杂区域层的杂质浓度为4.0×10¹⁶atoms/cm³以下，p型杂质掺杂区域层的mg浓度为5.0×10¹⁸atoms/cm³。

进而，形成由al0.35ga0.65n形成、且进行了mg掺杂的层厚50nm的p型包层。接着，形成由gan形成、且进行了mg掺杂的层厚180nm的p型接触层。需要说明的是，层厚180nm内的、与电极接触的厚度30nm的区域中，减少tmg气体的流量，提高mg的存在概率，且降低生长速度，从而形成高mg浓度的层(图4的(h))。sims分析的结果，该p型包层的mg浓度为1.0×10¹⁹atoms/cm³，p型包层侧的层厚150nm部分的p型接触层的mg浓度为3.0×10¹⁹atoms/cm³，形成高mg浓度的残留30nm部分的mg浓度为1.2×10²⁰atom/cm³。

之后，在p型接触层上形成掩模并利用干法蚀刻进行台面蚀刻，使n型半导体层露出。接着，在p型接触层上形成包含ni/au的p型电极，在露出的n型半导体层上形成包含ti/al的n型电极。需要说明的是，p型电极之中，ni的厚度为au的厚度为另外，n型电极之中，ti的厚度为al的厚度为最后在550℃下进行接触退火(rta)来形成电极(图4的(i))。如此制作本发明1的第iii族氮化物半导体发光元件。将发明例1的层结构示于表1。

[表1]

(发明例2)

电子阻挡层中，没有形成未掺杂区域层，使电子阻挡层的最初的20nm为si掺杂，除此之外的条件与发明例1完全相同，制作发明例2的第iii族氮化物半导体发光元件。

(现有例1)

使电子阻挡层的全部为mg掺杂，除此之外的条件与发明例1完全相同，制作现有例1的第iii族氮化物半导体发光元件。

将以上的发明例1～2和现有例1的、电子阻挡层的构成示于以下的表2。另外，也一并示出后述的评价结果。

[表2]

(发明例3)

使电子阻挡层的全部为si和mg掺杂，使电子阻挡层整体的层厚为20nm，在电子阻挡层与由al0.35ga0.65n形成的p型包层之间还形成有由al0.50ga0.50n形成、且进行了mg掺杂的层厚20nm的p型包层，除此之外的条件与发明例1完全相同，制作发明例3的第iii族氮化物半导体发光元件。需要说明的是，对电子阻挡掺杂时，将sih4气体以10sccm、cp2mg气体以500sccm供给至腔室内。电子阻挡层的si浓度为6.0×10¹⁶atoms/cm³、mg浓度为5.0×10¹⁸atoms/cm³。另外，由al0.50ga0.50n形成的p型包层的mg浓度为5.0×10¹⁸atoms/cm³。将发明例3的层结构示于表3。

[表3]

(现有例2)

使电子阻挡层的全部为mg掺杂，除此之外的条件与发明例3完全相同，制作现有例2的氮化物半导体发光元件。

(比较例1)

使电子阻挡层全部为未掺杂，除此之外的条件与发明例3完全相同，制作比较例1的第iii族氮化物半导体发光元件。

将以上的发明例3、比较例1和现有例2的电子阻挡层的结构示于表4。另外，也一并示出后述的评价结果。

[表4]

<发光寿命的评价＞

针对发明例1，对于制作的倒装芯片型的第iii族氮化物半导体发光元件，通过积分球，测定电流20ma时的发光输出po(mw)，进一步测定通电1小时后的残留输出(通电1小时后的输出/初始发光输出)，结果，相对于初始的输出为99％。将结果示于表3。对于发明例2、3、比较例1、现有例1、2，也同样地测定经过1小时后的残留输出，结果如表3、4所示。

如果比较现有例1与发明例1、2，则可知，设有si掺杂层的发明例1、2中，可以改善第iii族氮化物半导体发光元件的寿命。同样地，如果比较设有由al0.50ga0.50n形成的p型包层的现有例2与发明例3，则可知，设有含si杂质掺杂区域层的发明例3中，可以改善寿命。需要说明的是，如果比较现有例2与比较例1，则可知，代替对电子阻挡层的mg掺杂而进行未掺杂的情况下，反而使寿命恶化。

<发光特性和正向电压的评价＞

针对发明例1，对于制作的倒装芯片型的第iii族氮化物半导体发光元件，通过积分球分别测定电流20ma时的发光输出po(mw)和正向电压vf(v)，结果为2.4mw、8.2v。对于发明例2、3、比较例1、现有例1、2也同样地测定发光输出po和正向电压vf，结果如表3、4所示。

如果比较现有例1、发明例1、2，则可知，通过在电子阻挡层内设置未掺杂区域层，元件的寿命的改善效果稍降低，但是可以抑制发光输出的降低。相反地可知，通过增大si掺杂层的厚度，可以使元件的寿命改善效果最大化。另外，如果比较现有例2与发明例3，则可知，通过掺杂si和mg，可以改善寿命、且降低正向电压。

[实验例2]

根据上述实验例1中的发明例1～3，确认了，确实地得到元件寿命等可靠性的提高效果。然而，与未设置si掺杂层的现有例1、2相比，发光输出有时稍降低。因此，如以下进行了提高可靠性而不使发光输出降低的实验。

(发明例4)

在形成电子阻挡层时，使电子阻挡层整体的层厚为20nm、发光层侧的15nm为mg掺杂层，在p型半导体层侧的剩余的5nm例如si-mg掺杂区域层中掺杂si和mg。而且，在形成p型半导体层时，不形成p型包层，仅形成p型接触层。其他条件与发明例1完全相同，制作发明例4的第iii族氮化物半导体发光元件。需要说明的是，对电子阻挡进行mg掺杂和si掺杂时，将cp2mg气体以250sccm向腔室内供给，形成层厚15nm后，进一步追加sih4气体12sccm，从而在p型半导体层侧的剩余的5nm中掺杂mg和si这两者。sims分析的结果，电子阻挡层的mg浓度整体为2×10¹⁸atoms/cm³，si-mg掺杂区域层的si浓度为2.0×10¹⁸atoms/cm³。将发明例4的层结构示于表5。

[表5]

(发明例5)

在电子阻挡层的发光层侧的18nm中掺杂mg，在剩余的2nm中掺杂mg和si，除此之外，与发明例4同样地，制作发明例5的第iii族氮化物半导体发光元件。

(发明例6)

在电子阻挡层的发光层侧的60nm中掺杂mg，在剩余的20nm中掺杂mg和si(即，相对于发明例4，使电子阻挡层的厚度分别为4倍)，除此之外，与发明例4同样地，制作发明例7的第iii族氮化物半导体发光元件。

(发明例7)

在电子阻挡层的发光层侧的75nm中掺杂mg，在剩余的5nm中掺杂mg和si，使掺杂有si和mg的区域的si浓度从2.0×10¹⁸atoms/cm³增大至1.0×10¹⁹atoms/cm³，除此之外，与发明例6同样地，制作发明例7的第iii族氮化物半导体发光元件。

(比较例2)

使电子阻挡层的全部为mg掺杂，除此之外的条件与发明例4完全相同，制作比较例2的第iii族氮化物半导体发光元件。

将以上的发明例4～7和比较例2的、电子阻挡层的构成示于以下的表6。另外，对于发明例4～7和比较例2，与实验例1同样地进行评价。表6中一并示出其评价结果。

[表6]

*发明例7的si浓度为1.0×10¹⁹atoms/cm³。

由以上的实验例2的结果可知，在电子阻挡层的发光层侧配置掺杂有mg的p型杂质区域层、且在p型半导体层侧配置含si杂质掺杂区域层，从而与不设置含si杂质掺杂区域层的情况相比，没有发光输出的降低，反而可以增大发光输出且提高可靠性。

产业上的可利用性

根据本发明，可以提供具有比以往优异的元件寿命的第iii族氮化物半导体发光元件和其制造方法，因此是有用的。

附图标记说明

10基板

10a基板的主面

20aln层

30n型半导体层

40发光层

41阱层

42势垒层

50电子阻挡层

50a含si杂质掺杂区域层

50b未掺杂区域层

50cp型杂质掺杂区域层

50dp型杂质掺杂区域层

60p型半导体层

61p型包层

62p型接触层

70n型电极

80p型电极

100第iii族氮化物半导体元件