一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板与流程

本申请涉及显示面板技术领域，特别是涉及一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板。

背景技术：

三道光罩制程技术是一种能极大化缩减显示面板的阵列基板光罩次数的新型技术，该技术不仅可节约阵列基板的制造成本，还可缩短其制作工序时间，提高产能。三道光罩制程中的剥离制程是先形成图形化的掩膜，然后在掩膜上形成透明电极层，最后通过剥离液去除掩膜及掩膜上的透明电极层，从而形成图形化的透明电极层。

掩膜剥离速度跟被剥离的掩膜的整块面积有关，需要被剥离的掩膜的整块面积越大，剥离液浸润该掩膜的时间就越久，剥离时间也就越长。

本申请的发明人在长期的研发中发现，在目前现有技术中，由于阵列基板的显示区需要形成图形化的透明电极层，而非显示区并不需要保留透明电极层，因此，通常会在显示区表面形成图形化的掩膜，而在非显示区直接形成整块非图形化的掩膜，但在采用剥离液去除该掩膜时，非显示区的非图形化掩膜由于面积相对较大，剥离液完全浸透该非图形化的掩膜的时间远大于浸透显示区的图形化的掩膜的时间，从而导致整个阵列基板掩膜的剥离效率降低，从而降低显示面板的制作效率。

技术实现要素：

本申请主要解决的技术问题是提供一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板，以提高该阵列基板制作过程中掩膜剥离的效率，进而提高该显示面板的制作效率。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种提高阵列基板掩膜剥离效率的方法。所述阵列基板包括显示区及设置在所述显示区周围的非显示区，所述方法包括：在所述非显示区形成图形化的掩膜；对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀；沉积透明电极层，以在所述图形化的掩膜表面及所述非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除所述图形化的掩膜。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板。所述阵列基板包括显示区及设置在所述显示区周围的非显示区；所述非显示区设有蚀刻槽，所述蚀刻槽内嵌有透明电极层，所述蚀刻槽的分布轮廓由图形化的掩膜定义。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种显示面板。所述显示面板包括第一基板、第二基板及液晶层；所述第一基板和/或第二基板为上述阵列基板；其中，液晶层位于所述第一基板及所述第二基板之间，且在所述第一基板及所述第二基板的控制下调节背光的透过率。

本申请实施例的有益效果是：区别于现有技术，本申请实施例首先在非显示区形成图形化的掩膜，并对该图形化的掩膜覆盖不到的非显示区部分进行刻蚀；然后在该图形化的掩膜表面及非显示区被刻蚀的表面分别沉积并形成图形化的第一透明电极层及图形化的第二电极层；最后去除该图形化的掩膜。本申请实施例将需剥离的掩膜制作为图形化的掩膜，使得剥离液可以通过图形化的掩膜的所有侧边而不仅仅是其周围的侧边，对该其进行浸润，通过这种方式，能够明显提高阵列基板掩膜的剥离效率，进而提高显示面板的制作效率。

附图说明

图1是本申请提高阵列基板掩膜剥离效率的方法的流程示意图；

图2是本申请阵列基板掩膜剥离工艺一实施例的流程示意图；

图3是图2实施例中图形化的非显示区一实施例的结构示意图；

图4是本申请的图形化的掩膜一实施例的结构示意图；

图5是本申请的图形化的掩膜另一实施例的结构示意图；

图6是本申请阵列基板一实施例的结构示意图；

图7是本申请显示面板的一实施例的结构示意图。

具体实施方式

一并参阅图1及图2，图1是本申请提高阵列基板掩膜剥离效率的方法的流程示意图；图2是本申请阵列基板掩膜剥离工艺一实施例的流程示意图。本申请的阵列基板包括显示区及设置在显示区周围的非显示区。本实施例包括以下步骤：

步骤101：在非显示区201形成图形化的掩膜202(如图2第一张图所示)。

在阵列基板的制作过程中，掩膜202主要为形成各图形化的膜层提供刻蚀模板，其图形随着各膜层的图形而定。

在一个应用场景中，掩膜为光刻胶。光刻胶由感光树脂、增感剂和溶剂三种主要成分组成的对光敏感的混合液体。它具有良好的流动性和覆盖。当然，在其它应用场景中，还可以采用其它的材料代替光刻胶。

步骤102：对图形化的掩膜202覆盖不到的非显示区部分203进行刻蚀。可以理解为，将非显示区201刻蚀成图形化的非显示区201(如图2第二张图所示)。在一个应用场景中，本实施例的掩膜202的图形与非显示区201的图形完全重叠且吻合。

刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分膜层除去，从而在膜上得到和抗蚀剂膜上完全一致的图形。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；而湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。本实施例不对刻蚀的具体类型做限定。

可选地，本实施例的非显示区201上表面从上到下设有钝化层204及绝缘层205，且钝化层204位于绝缘层205和图形化的掩膜202之间；在一个应用场景中，可将钝化层204刻蚀成图形化的钝化层204，在其它应用场景中，还可将钝化层301及绝缘层302刻蚀成图形化的钝化层301及图形化的绝缘层302(如图3所示)。

步骤103：沉积透明电极层206及207，以在图形化的掩膜202表面及非显示区201被刻蚀的表面分别形成图形化的第一透明电极层206及图形化的第二电极层207(如图2第三张图所示)。

可选地，本实施例的图形化的钝化层204的图形厚度，或图形化的钝化层301及图形化的绝缘层302的图形厚度和不小于第二透明电极层207的厚度。

通过上述设置，本实施例的整个第二透明电极层207嵌入到了非显示区201的钝化层204,或钝化层301及绝缘层302，从而使剥离液能完全接触图形化的掩膜202的整个侧边，且使第二透明电极层207顶面不高于钝化层204或301的顶面，进而使非显示区201的表面不会残留相对上表面突出的第二透明电极层207，能减少第二透明电极层207对非显示区201对阵列基板及显示面板带来的静电干扰。

透明电极层是阵列基板中不可或缺的组成部分。它主要用于给阵列基板提供透明电极。在一个应用场景中，透明电极层为掺锡氧化铟(indiumtinoxide，ito)材料。当然，在其它应用场景中，也可以采用其它具有可轻松弯曲、有助于降低成本以及光线透过率高等特点的新材料代替ito，例如纳米氧化锌等。

步骤104：去除图形化的掩膜202(如图2第四张图所示)。

区别于现有技术，本实施例将需剥离的掩膜制作为图形化的，使得剥离液可以通过图形化的掩膜的所有侧边而不仅仅是其周围的侧边，对该图形化的掩膜进行浸润，通过这种方式，能够提高该掩膜的剥离速度，从而能够明显提高阵列基板的掩膜的剥离效率，进而提高显示面板的制作效率。

可选地，本实施例的步骤104具体包括：将剥离液浸润第一透明电极层206和第二透明电极207覆盖不到的掩膜表面，以剥离图形化的掩膜202。剥离液主要通过掩膜202的侧边的浸入图形化的掩膜202，并与掩膜202发生反应，使掩膜202膨胀、浸润而被剥离。

当然，剥离液成分应与掩膜202的成分相匹配，即二者能产生反应，以达到快速剥离的目的。对于掩膜及剥离液的具体成分这里不做限定。

可选地，参阅图4，图4是本申请的图形化的掩膜一实施例的结构示意图。本实施例的掩膜具有多条缝隙401，剥离液通过缝隙401与掩膜402侧边接触。当然，在其他实施例中，可采用是其他形状的能够导入剥离液的凹形槽代替缝隙401，且缝隙401也可以是一条。

可选地，本实施例的缝隙401为围绕显示区402分布的连续缝隙，且缝隙401的各边可以但不局限于与显示区402对应的侧边平行。

可选地，参与图5，图5是本申请的图形化的掩膜另一实施例的结构示意图。本实施例的缝隙501为围绕显示区502分布的断续缝隙。且缝隙501的各边可以但不局限于与显示区502对应的侧边平行。

参阅图6，图6是本申请阵列基板一实施例的结构示意图。本实施例包括显示区601及设置在显示区601周围的非显示区602；非显示区设有蚀刻槽603，蚀刻槽603内嵌有透明电极层604，蚀刻槽603的分布轮廓由图形化的掩膜定义。

区别于现有技术，本实施例在非显示区602设有蚀刻槽603，以容纳该图形化的掩膜剥离过程中产生的透明电极层604，从而使得剥离液可以通过该图形化的掩膜的所有侧边对该图形化的掩膜进行浸润，而不仅仅是通过该图形化的掩膜的周围侧边，以提高该图形化的掩膜的剥离速度，从而能够明显提高阵列基板掩膜的剥离效率。

可选地，在非显示区602上表面从上到下设有钝化层605及绝缘层606；蚀刻槽通过上述图像化的掩膜形成于钝化层605，且钝化层605的厚度不小于透明电极层604的厚度；或形成于钝化层605及绝缘层606，且钝化层605及绝缘层606的厚度和不小于透明电极层604的厚度，以使剥落液能接触该图形化的掩膜的整个侧边，且使透明电极层604的顶面不高于钝化层605的顶面。

通过上述设置，本实施例的整个透明电极层604嵌入到了非显示区602的钝化层605或绝缘层606，从而使剥离液能完全接触图形化的掩膜的整个侧边，且透明电极层604顶面不高于钝化层605的顶面，进而使非显示区602的表面不会残留相对上表面突出的透明电极层604，能减少透明电极层604对阵列基板及显示面板带来的静电干扰。

可选地，蚀刻槽603围绕显示区607连续或断续分布。蚀刻槽603的具体分布方式及形状，已在上述方法实施例中进行了详细的叙述，这里不重复。

阵列基板的整个剥离掩膜的原理及流程也已在上述方法实施例中进行了详细的叙述，这里也不重复。

本申请实施例对阵列基板的显示区不做介绍，因此在本申请中的附图也不做详细的标记。

参阅图7，图7是本申请显示面板的一实施例的结构示意图。本实施例包括第一基板701、第二基板702及液晶层703；第一基板701和/或第二基板702为上述实施例的阵列基板；其中，液晶层703位于第一基板701及第二基板702之间，且在第一基板701及第二基板702的控制下调节背光的透过率。

阵列基板的结构及剥离掩膜的原理及流程已在上述实施例中进行了详细的叙述，这里也不重复。

区别于现有技术，本实施例能够提高阵列基板掩膜的剥离效率，从而提高显示面板的制作效率。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。