一种宽禁带功率半导体模块封装结构的制作方法

本发明涉及电路器件封装技术领域，尤其涉及一种宽禁带功率半导体模块封装结构。

背景技术

当前，在各种电源电路、电机控制器、充电器等需要应用功率模块的电路结构中，一般均需要用到功率半导体模块。其中，宽禁带功率半导体被称为第三代半导体，其材料包括金刚石、sic(碳化硅)、gan(氮化镓)等。宽禁带功率半导体具有禁带宽度大，电子漂移饱和速度高、介电常数小、导电性能好的特点，其本身具有的优越性质及其在微波功率器件领域应用中潜在的巨大前景，非常适用于制作抗辐射、高频、大功率和高密度集成的电子器件。

当前的宽禁带功率半导体模块封装方式是将宽禁带功率半导体器件和驱动隔离保护电路放置在传统的陶瓷基板上，宽禁带功率半导体器件之间以及宽禁带功率半导体器件与驱动隔离保护电路之间采用引线压焊技术进行连接，然后对整个陶瓷基板上的电路进行灌胶、模压及固化等工序，从而完成宽禁带功率半导体模块的封装。然而，由于宽禁带功率半导体器件之间以及宽禁带功率半导体器件与驱动隔离保护电路之间采用的引线连接长度较长，造成整个电路的寄生参数较大，无法发挥宽禁带功率半导体器件高开关频率的工作特性，限制了功率半导体模块的开关频率。

技术实现要素：

本发明的实施例提供一种宽禁带功率半导体模块封装结构，以解决现有技术由于宽禁带功率半导体器件之间以及宽禁带功率半导体器件与驱动隔离保护电路之间采用的引线连接长度较长，造成整个电路的寄生参数较大，无法发挥宽禁带功率半导体器件高开关频率的工作特性，限制了功率半导体模块的开关频率的问题。

为达到上述目的，本发明采用如下技术方案：

一种宽禁带功率半导体模块封装结构，包括由驱动隔离保护电路和宽禁带功率半导体器件组成的单器件结构宽禁带功率半导体模块、半桥结构宽禁带功率半导体模块或全桥结构宽禁带功率半导体模块；

所述驱动隔离保护电路和宽禁带功率半导体器件被封装在多层封装层结构中的不同层中；所述多层封装层结构将所述驱动隔离保护电路和宽禁带功率半导体器件封装为一体；

所述驱动隔离保护电路设置有脉冲宽度调制信号输入接口、驱动电源输入接口以及驱动隔离控制接口；所述驱动隔离控制接口通过多层封装层结构的过孔穿过多层封装层结构中的封装层，与宽禁带功率半导体器件的门极连接；所述脉冲宽度调制信号输入接口和驱动电源输入接口分别通过多层封装层结构的过孔穿过多层封装层结构中的封装层，在多层封装层结构的上表面形成脉冲宽度调制信号输入接口连接点和驱动电源输入接口连接点；所述宽禁带功率半导体器件的漏极和源极露出所述多层封装层结构，在多层封装层结构的上表面形成功率回路接口连接点。

进一步的，所述多层封装层结构采用低温共烧陶瓷材料制成。

进一步的，所述多层封装层结构的下表面通过导热填充材料与散热器连接。

进一步的，所述多层封装层结构的上表面的脉冲宽度调制信号输入接口连接点、驱动电源输入接口连接点和功率回路接口连接点与外部印刷电路板的电路布线连接。

具体的，所述单器件结构宽禁带功率半导体模块，包括一第一驱动隔离保护电路和第一组宽禁带功率半导体器件；所述第一组宽禁带功率半导体器件包括一个宽禁带功率半导体器件；

所述第一驱动隔离保护电路设置有所述脉冲宽度调制信号输入接口、驱动电源输入接口、驱动隔离控制接口和功率接地接口；所述脉冲宽度调制信号输入接口、驱动电源输入接口、驱动隔离控制接口和功率接地接口通过多层封装层结构的过孔穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，形成脉冲宽度调制信号输入接口连接点、驱动电源输入接口连接点、驱动隔离控制接口连接点和功率接地接口连接点；所述宽禁带功率半导体器件的漏极、源极和门极露出所述多层封装层结构，在多层封装层结构的上表面形成漏极连接点、源极连接点和门极连接点；

所述脉冲宽度调制信号输入接口连接点、驱动电源输入接口连接点、驱动隔离控制接口连接点、功率接地接口连接点、漏极连接点、源极连接点和门极连接点与外部印刷电路板的电路布线焊接，使得脉冲宽度调制信号输入接口连接点接入外部脉冲宽度调制信号，使得驱动电源输入接口连接点接入外部驱动电源，使得驱动隔离控制接口连接点与门极连接点连接，使得功率接地接口连接点与源极连接点连接，使得源极连接点和漏极连接点形成功率回路接口连接点与外部应用电路连接。

或者，所述单器件结构宽禁带功率半导体模块，包括一第一驱动隔离保护电路和第一组宽禁带功率半导体器件；所述第一组宽禁带功率半导体器件包括多个宽禁带功率半导体器件；

所述第一驱动隔离保护电路设置有所述脉冲宽度调制信号输入接口、驱动电源输入接口、驱动隔离控制接口和功率接地接口；所述脉冲宽度调制信号输入接口、驱动电源输入接口、驱动隔离控制接口和功率接地接口通过多层封装层结构的过孔穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，形成脉冲宽度调制信号输入接口连接点、驱动电源输入接口连接点、驱动隔离控制接口连接点和功率接地接口连接点；所述多个宽禁带功率半导体器件的漏极、源极和门极露出所述多层封装层结构，在多层封装层结构的上表面形成漏极连接点、源极连接点和门极连接点；

所述脉冲宽度调制信号输入接口连接点、驱动电源输入接口连接点、驱动隔离控制接口连接点、功率接地接口连接点、漏极连接点、源极连接点和门极连接点与外部印刷电路板的电路布线焊接，使得脉冲宽度调制信号输入接口连接点接入外部脉冲宽度调制信号，使得驱动电源输入接口连接点接入外部驱动电源，使得驱动隔离控制接口连接点与各个门极连接点连接，使得功率接地接口连接点与各个源极连接点连接，使得各个源极连接点连接在一起，各个漏极连接点连接在一起，并使得连接在一起的源极连接点和连接在一起的漏极连接点形成功率回路接口连接点与外部应用电路连接。

具体的，所述半桥结构宽禁带功率半导体模块，包括第一驱动隔离保护电路、第二驱动隔离保护电路、第一组宽禁带功率半导体器件以及第二组宽禁带功率半导体器件；所述第一组宽禁带功率半导体器件和第二组宽禁带功率半导体器件各包括一个宽禁带功率半导体器件；

所述第一驱动隔离保护电路设置有第一脉冲宽度调制信号输入接口和第一驱动隔离控制接口；所述第二驱动隔离保护电路设置有第二脉冲宽度调制信号输入接口和第二驱动隔离控制接口；所述第一驱动隔离保护电路和第二驱动隔离保护电路共同设置有同一驱动电源输入接口和同一驱动接地接口；所述第一驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第一组宽禁带功率半导体器件的门极连接；所述第二驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第二组宽禁带功率半导体器件的门极连接；所述第一组宽禁带功率半导体器件的源极和第二组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，并作为输出引脚接口；所述第一脉冲宽度调制信号输入接口、第二脉冲宽度调制信号输入接口、驱动电源输入接口、驱动接地接口、输出引脚接口，以及第一组宽禁带功率半导体器件的漏极和第二组宽禁带功率半导体器件的源极分别通过多层封装层结构的过孔中的铜柱穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，分别形成第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚；

所述第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚与外部印刷电路板的电路布线连接，使得第一脉冲宽度调制信号输入接口直插引脚和第二脉冲宽度调制信号输入接口直插引脚接入外部脉冲宽度调制信号，使得驱动电源输入接口直插引脚接入外部驱动电源，使得驱动接地接口直插引脚接地，使得输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚作为功率回路接口与外部应用电路连接。

或者，所述半桥结构宽禁带功率半导体模块，包括第一驱动隔离保护电路、第二驱动隔离保护电路、第一组宽禁带功率半导体器件以及第二组宽禁带功率半导体器件；所述第一组宽禁带功率半导体器件和第二组宽禁带功率半导体器件各包括相同数量的多个宽禁带功率半导体器件；

所述第一组宽禁带功率半导体器件中的各宽禁带功率半导体器件的门极在多层封装层结构内部连接在一起，作为第一组宽禁带功率半导体器件的门极；所述第一组宽禁带功率半导体器件中的各宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，作为第一组宽禁带功率半导体器件的漏极；所述第一组宽禁带功率半导体器件中的各宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起，作为第一组宽禁带功率半导体器件的源极；

所述第二组宽禁带功率半导体器件中的各宽禁带功率半导体器件的门极在多层封装层结构内部连接在一起，作为第二组宽禁带功率半导体器件的门极；所述第二组宽禁带功率半导体器件中的各宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，作为第二组宽禁带功率半导体器件的漏极；所述第二组宽禁带功率半导体器件中的各宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起，作为第二组宽禁带功率半导体器件的源极；

所述第一驱动隔离保护电路设置有第一脉冲宽度调制信号输入接口和第一驱动隔离控制接口；所述第二驱动隔离保护电路设置有第二脉冲宽度调制信号输入接口和第二驱动隔离控制接口；所述第一驱动隔离保护电路和第二驱动隔离保护电路共同设置有同一驱动电源输入接口和同一驱动接地接口；所述第一驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第一组宽禁带功率半导体器件的门极连接；所述第二驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第二组宽禁带功率半导体器件的门极连接；所述第一组宽禁带功率半导体器件的源极和第二组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，并作为输出引脚接口；所述第一脉冲宽度调制信号输入接口、第二脉冲宽度调制信号输入接口、驱动电源输入接口、驱动接地接口、输出引脚接口，以及第一组宽禁带功率半导体器件的漏极和第二组宽禁带功率半导体器件的源极分别通过多层封装层结构的过孔中的铜柱穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，分别形成第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚；

所述第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚与外部印刷电路板的电路布线连接，使得第一脉冲宽度调制信号输入接口直插引脚和第二脉冲宽度调制信号输入接口直插引脚接入外部脉冲宽度调制信号，使得驱动电源输入接口直插引脚接入外部驱动电源，使得驱动接地接口直插引脚接地，使得输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚作为功率回路接口与外部应用电路连接。

具体的，所述全桥结构宽禁带功率半导体模块，包括第一驱动隔离保护电路、第二驱动隔离保护电路、第三驱动隔离保护电路、第四驱动隔离保护电路、第一组宽禁带功率半导体器件、第二组宽禁带功率半导体器件、第三组宽禁带功率半导体器件以及第四组宽禁带功率半导体器件；所述第一组宽禁带功率半导体器件、第二组宽禁带功率半导体器件、第三组宽禁带功率半导体器件和第四组宽禁带功率半导体器件各包括一个宽禁带功率半导体器件；

所述第一驱动隔离保护电路设置有第一脉冲宽度调制信号输入接口和第一驱动隔离控制接口；所述第二驱动隔离保护电路设置有第二脉冲宽度调制信号输入接口和第二驱动隔离控制接口；所述第三驱动隔离保护电路设置有第三脉冲宽度调制信号输入接口和第三驱动隔离控制接口；所述第四驱动隔离保护电路设置有第四脉冲宽度调制信号输入接口和第四驱动隔离控制接口；所述第一驱动隔离保护电路、第二驱动隔离保护电路、第三驱动隔离保护电路和第四驱动隔离保护电路共同设置有同一驱动电源输入接口和同一驱动接地接口；所述第一驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第一组宽禁带功率半导体器件的门极连接；所述第二驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第二组宽禁带功率半导体器件的门极连接；所述第三驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第三组宽禁带功率半导体器件的门极连接；所述第四驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第四组宽禁带功率半导体器件的门极连接；所述第一组宽禁带功率半导体器件的源极和第二组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，并作为第一输出引脚接口；所述第三组宽禁带功率半导体器件的源极和第四组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，并作为第二输出引脚接口；所述第一组宽禁带功率半导体器件的漏极和第三组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起；所述第二组宽禁带功率半导体器件的源极和第四组宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起；所述第一脉冲宽度调制信号输入接口、第二脉冲宽度调制信号输入接口、第三脉冲宽度调制信号输入接口、第四脉冲宽度调制信号输入接口、驱动电源输入接口、驱动接地接口、第一输出引脚接口、第二输出引脚接口、第一组宽禁带功率半导体器件和第三组宽禁带功率半导体器件的漏极，以及第二组宽禁带功率半导体器件和第四组宽禁带功率半导体器件的源极分别通过多层封装层结构的过孔中的铜柱穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，分别形成第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、第三脉冲宽度调制信号输入接口直插引脚、第四脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、第一输出引脚接口直插引脚、第二输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚；

所述第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、第三脉冲宽度调制信号输入接口直插引脚、第四脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、第一输出引脚接口直插引脚、第二输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚与外部印刷电路板的电路布线连接，使得第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、第三脉冲宽度调制信号输入接口直插引脚和第四脉冲宽度调制信号输入接口直插引脚接入外部脉冲宽度调制信号，使得驱动电源输入接口直插引脚接入外部驱动电源，使得驱动接地接口直插引脚接地，使得第一输出引脚接口直插引脚、第二输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚作为功率回路接口与外部应用电路连接。

或者，所述全桥结构宽禁带功率半导体模块，包括第一驱动隔离保护电路、第二驱动隔离保护电路、第三驱动隔离保护电路、第四驱动隔离保护电路、第一组宽禁带功率半导体器件、第二组宽禁带功率半导体器件、第三组宽禁带功率半导体器件以及第四组宽禁带功率半导体器件；所述第一组宽禁带功率半导体器件、第二组宽禁带功率半导体器件、第三组宽禁带功率半导体器件和第四组宽禁带功率半导体器件各包括相同数量的多个宽禁带功率半导体器件；

所述第一组宽禁带功率半导体器件中的各宽禁带功率半导体器件的门极在多层封装层结构内部连接在一起，作为第一组宽禁带功率半导体器件的门极；所述第一组宽禁带功率半导体器件中的各宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，作为第一组宽禁带功率半导体器件的漏极；所述第一组宽禁带功率半导体器件中的各宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起，作为第一组宽禁带功率半导体器件的源极；

所述第二组宽禁带功率半导体器件中的各宽禁带功率半导体器件的门极在多层封装层结构内部连接在一起，作为第二组宽禁带功率半导体器件的门极；所述第二组宽禁带功率半导体器件中的各宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，作为第二组宽禁带功率半导体器件的漏极；所述第二组宽禁带功率半导体器件中的各宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起，作为第二组宽禁带功率半导体器件的源极；

所述第三组宽禁带功率半导体器件中的各宽禁带功率半导体器件的门极在多层封装层结构内部连接在一起，作为第三组宽禁带功率半导体器件的门极；所述第三组宽禁带功率半导体器件中的各宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，作为第三组宽禁带功率半导体器件的漏极；所述第三组宽禁带功率半导体器件中的各宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起，作为第三组宽禁带功率半导体器件的源极；

所述第四组宽禁带功率半导体器件中的各宽禁带功率半导体器件的门极在多层封装层结构内部连接在一起，作为第四组宽禁带功率半导体器件的门极；所述第四组宽禁带功率半导体器件中的各宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，作为第四组宽禁带功率半导体器件的漏极；所述第四组宽禁带功率半导体器件中的各宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起，作为第四组宽禁带功率半导体器件的源极；

所述第一驱动隔离保护电路设置有第一脉冲宽度调制信号输入接口和第一驱动隔离控制接口；所述第二驱动隔离保护电路设置有第二脉冲宽度调制信号输入接口和第二驱动隔离控制接口；所述第三驱动隔离保护电路设置有第三脉冲宽度调制信号输入接口和第三驱动隔离控制接口；所述第四驱动隔离保护电路设置有第四脉冲宽度调制信号输入接口和第四驱动隔离控制接口；所述第一驱动隔离保护电路、第二驱动隔离保护电路、第三驱动隔离保护电路和第四驱动隔离保护电路共同设置有同一驱动电源输入接口和同一驱动接地接口；所述第一驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第一组宽禁带功率半导体器件的门极连接；所述第二驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第二组宽禁带功率半导体器件的门极连接；所述第三驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第三组宽禁带功率半导体器件的门极连接；所述第四驱动隔离控制接口通过多层封装层结构的过孔中的铜柱与第四组宽禁带功率半导体器件的门极连接；所述第一组宽禁带功率半导体器件的源极和第二组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，并作为第一输出引脚接口；所述第三组宽禁带功率半导体器件的源极和第四组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起，并作为第二输出引脚接口；所述第一组宽禁带功率半导体器件的漏极和第三组宽禁带功率半导体器件的漏极在多层封装层结构内部连接在一起；所述第二组宽禁带功率半导体器件的源极和第四组宽禁带功率半导体器件的源极在多层封装层结构内部连接在一起；所述第一脉冲宽度调制信号输入接口、第二脉冲宽度调制信号输入接口、第三脉冲宽度调制信号输入接口、第四脉冲宽度调制信号输入接口、驱动电源输入接口、驱动接地接口、第一输出引脚接口、第二输出引脚接口、第一组宽禁带功率半导体器件和第三组宽禁带功率半导体器件的漏极，以及第二组宽禁带功率半导体器件和第四组宽禁带功率半导体器件的源极分别通过多层封装层结构的过孔中的铜柱穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，分别形成第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、第三脉冲宽度调制信号输入接口直插引脚、第四脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、第一输出引脚接口直插引脚、第二输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚；

所述第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、第三脉冲宽度调制信号输入接口直插引脚、第四脉冲宽度调制信号输入接口直插引脚、驱动电源输入接口直插引脚、驱动接地接口直插引脚、第一输出引脚接口直插引脚、第二输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚与外部印刷电路板的电路布线连接，使得第一脉冲宽度调制信号输入接口直插引脚、第二脉冲宽度调制信号输入接口直插引脚、第三脉冲宽度调制信号输入接口直插引脚和第四脉冲宽度调制信号输入接口直插引脚接入外部脉冲宽度调制信号，使得驱动电源输入接口直插引脚接入外部驱动电源，使得驱动接地接口直插引脚接地，使得第一输出引脚接口直插引脚、第二输出引脚接口直插引脚、功率回路母线正极直插引脚和功率回路母线负极直插引脚作为功率回路接口与外部应用电路连接。

本发明实施例提供的一种宽禁带功率半导体模块封装结构，由于其包括由驱动隔离保护电路和宽禁带功率半导体器件组成的单器件结构宽禁带功率半导体模块、半桥结构宽禁带功率半导体模块或全桥结构宽禁带功率半导体模块，从而使得本发明宽禁带功率半导体模块封装结构有多种配置可选，从而适用于多种应用电路拓扑；另外，所述驱动隔离保护电路和宽禁带功率半导体器件被封装在多层封装层结构中的不同层中；所述多层封装层结构将所述驱动隔离保护电路和宽禁带功率半导体器件封装为一体；驱动隔离保护电路的驱动隔离控制接口通过多层封装层结构的过孔穿过多层封装层结构中的封装层，与宽禁带功率半导体器件的门极连接；驱动隔离保护电路的脉冲宽度调制信号输入接口和驱动电源输入接口分别通过多层封装层结构的过孔穿过多层封装层结构中的封装层，在多层封装层结构的上表面形成脉冲宽度调制信号输入接口连接点和驱动电源输入接口连接点；宽禁带功率半导体器件的漏极和源极露出所述多层封装层结构，在多层封装层结构的上表面形成功率回路接口连接点。可见采用本发明的多层封装层结构，且通过过孔完成各层之间的器件连接，使得整个宽禁带功率半导体模块封装结构集成度较高，体积较小，降低了整个电路的寄生参数，可以避免现有技术中无法发挥宽禁带功率半导体器件高开关频率的工作特性，限制功率半导体模块的开关频率的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种宽禁带功率半导体模块封装结构的上表面示意图；

图2为本发明实施例提供的一种宽禁带半功率导体模块封装结构的下表面示意图；

图3为本发明实施例提供的一种宽禁带功率半导体模块封装结构的侧面透视示意图；

图4为本发明实施例提供的一种宽禁带功率半导体模块封装结构的上表面和下表面的连接示意图；

图5为本发明实施例中的单器件结构宽禁带功率半导体模块的原理结构示意图；

图6为本发明实施例中的任一组宽禁带功率半导体器件包括多个宽禁带功率半导体器件时的原理结构示意图；

图7为本发明实施例中的单器件结构宽禁带功率半导体模块的结构和电路布线示意图一；

图8为本发明实施例中的单器件结构宽禁带功率半导体模块的结构和电路布线示意图二；

图9为本发明实施例中的半桥结构宽禁带功率半导体模块的原理结构示意图；

图10为本发明实施例中的半桥结构宽禁带功率半导体模块中的多层封装层结构示意图；

图11为本发明实施例中的半桥结构宽禁带功率半导体模块中的多层封装层结构的层1示意图；

图12为本发明实施例中的半桥结构宽禁带功率半导体模块中的多层封装层结构的层2示意图；

图13为本发明实施例中的半桥结构宽禁带功率半导体模块中的多层封装层结构的层3示意图；

图14为本发明实施例中的半桥结构宽禁带功率半导体模块中的多层封装层结构的层4示意图；

图15为本发明实施例中的全桥结构宽禁带功率半导体模块的原理结构示意图；

图16为本发明实施例中的全桥结构宽禁带功率半导体模块中的多层封装层结构示意图；

图17为本发明实施例中的全桥结构宽禁带功率半导体模块中的多层封装层结构的层1示意图；

图18为本发明实施例中的全桥结构宽禁带功率半导体模块中的多层封装层结构的层2示意图；

图19为本发明实施例中的全桥结构宽禁带功率半导体模块中的多层封装层结构的层3示意图；

图20为本发明实施例中的全桥结构宽禁带功率半导体模块中的多层封装层结构的层4示意图；

图21为本发明实施例中的全桥结构宽禁带功率半导体模块中的多层封装层结构的层5示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1、图2、图3所示，本发明实施例提供一种宽禁带功率半导体模块封装结构10，包括由驱动隔离保护电路101和宽禁带功率半导体器件102(本发明实施例中以650vgan芯片为例)组成的单器件结构宽禁带功率半导体模块20、半桥结构宽禁带功率半导体模块30或全桥结构宽禁带功率半导体模块40，图1、图2、图3中仅以单器件结构宽禁带功率半导体模块为例进行说明。而具体的单器件结构宽禁带功率半导体模块20、半桥结构宽禁带功率半导体模块30和全桥结构宽禁带功率半导体模块40的结构原理和宽禁带功率半导体模块封装结构见后续实施例。

所述驱动隔离保护电路101和宽禁带功率半导体器件102被封装在多层封装层结构103中的不同层中；所述多层封装层结构103将所述驱动隔离保护电路101和宽禁带功率半导体器件102封装为一体。

所述驱动隔离保护电路101设置有脉冲宽度调制信号(pulsewidthmodulation，简称pwm)输入接口、驱动电源输入接口以及驱动隔离控制接口110；所述驱动隔离控制接口110通过多层封装层结构103的过孔(在多层封装层结构中能够穿过各层而设置的孔，一般可以与用于电路连接的铜柱配合使用)穿过多层封装层结构103中的封装层(即多层封装层结构103中的各层)，与宽禁带功率半导体器件102的门极104连接；所述脉冲宽度调制信号输入接口和驱动电源输入接口分别通过多层封装层结构103的过孔穿过多层封装层结构103中的封装层，在多层封装层结构103的上表面105形成脉冲宽度调制信号输入接口连接点106和驱动电源输入接口连接点107；所述宽禁带功率半导体器件102的漏极108和源极109露出所述多层封装层结构103，在多层封装层结构103的上表面105形成功率回路接口连接点。

进一步的，所述多层封装层结构103可以采用低温共烧陶瓷(lowtemperatureco-firedceramic，简称ltcc)材料制成。

进一步的，如图4所示，多层封装层结构103的下表面111通过导热填充材料112与散热器113(简称cooling)连接。

进一步的，如图4所示，所述多层封装层结构103的上表面105的脉冲宽度调制信号输入接口连接点106、驱动电源输入接口连接点107和功率回路接口连接点(即宽禁带功率半导体器件102的漏极108和源极109)与外部印刷电路板50的电路布线连接。由图1可知脉冲宽度调制信号输入接口连接点106、驱动电源输入接口连接点107和功率回路接口连接点均在上表面105上露出，因此可以和外部印刷电路板50的电路布线连接，在图4中仅表示了外部印刷电路板50的位置。

具体的，如图5所示，所述单器件结构宽禁带功率半导体模块20，包括一第一驱动隔离保护电路201和第一组宽禁带功率半导体器件202；所述第一组宽禁带功率半导体器件202包括一个宽禁带功率半导体器件102。另外，如图6所示，该第一组宽禁带功率半导体器件202还可以包括多个宽禁带功率半导体器件102，其原理是各宽禁带功率半导体器件102的门极、漏极和源极需要分别接一起。

如图5和图7所示，该第一驱动隔离保护电路201设置有脉冲宽度调制信号输入接口、驱动电源输入接口、驱动隔离控制接口和功率接地接口；所述脉冲宽度调制信号输入接口、驱动电源输入接口、驱动隔离控制接口和功率接地接口通过多层封装层结构的过孔穿过多层封装层结构中的封装层，在多层封装层结构的上表面露出，形成脉冲宽度调制信号输入接口连接点203、驱动电源输入接口连接点204、驱动隔离控制接口连接点205和功率接地接口连接点206；所述宽禁带功率半导体器件102的漏极、源极和门极露出所述多层封装层结构，在多层封装层结构的上表面形成漏极连接点207、源极连接点208和门极连接点209。所述脉冲宽度调制信号输入接口连接点203、驱动电源输入接口连接点204、驱动隔离控制接口连接点205、功率接地接口连接点206、漏极连接点207、源极连接点208和门极连接点209与外部印刷电路板的电路布线210焊接，使得脉冲宽度调制信号输入接口连接点203接入外部脉冲宽度调制信号(pwm信号)，使得驱动电源输入接口连接点204接入外部驱动电源，使得驱动隔离控制接口连接点205与门极连接点209连接，使得功率接地接口连接点206与源极连接点208连接，使得源极连接点208和漏极连接点207形成功率回路接口连接点与外部应用电路(图中未示出)连接。

另外，如图8所示，若第一组宽禁带功率半导体器件202包括多个宽禁带功率半导体器件102，则所述多个宽禁带功率半导体器件102的漏极、源极和门极露出所述多层封装层结构，在多层封装层结构的上表面形成漏极连接点207、源极连接点208和门极连接点209；这样，在图8中，驱动隔离控制接口连接点205与各个门极连接点209连接，各个驱动隔离控制接口连接点205在多层封装结构中通过过孔在多层封装结构内部连接在一起，功率接地接口连接点206与各个源极连接点208连接，各个源极连接点208连接在一起，各个漏极连接点207连接在一起，连接在一起的源极连接点208和连接在一起的漏极连接点207形成功率回路接口连接点与外部应用电路连接(图中未示出)。

具体的，如图9所示，所述半桥结构宽禁带功率半导体模块30，包括第一驱动隔离保护电路301、第二驱动隔离保护电路302、第一组宽禁带功率半导体器件303以及第二组宽禁带功率半导体器件304；所述第一组宽禁带功率半导体器件303和第二组宽禁带功率半导体器件304各包括一个宽禁带功率半导体器件102；另外，如图6所示，所述第一组宽禁带功率半导体器件303和第二组宽禁带功率半导体器件304各包括相同数量的多个宽禁带功率半导体器件102，其原理是每组中的各宽禁带功率半导体器件102的门极、漏极和源极需要分别接一起。

如图10、图11、图12、图13和图14所示，多层封装层结构103可以包括多个封装层，例如分别为层1、层2、层3和层4。如图10和图11所示，在层1上设置有两个分别用于放置第一组宽禁带功率半导体器件303和第二组宽禁带功率半导体器件304的焊盘。另外所述第一驱动隔离保护电路301设置有第一脉冲宽度调制信号输入接口和第一驱动隔离控制接口；所述第二驱动隔离保护电路302设置有第二脉冲宽度调制信号输入接口和第二驱动隔离控制接口；所述第一驱动隔离保护电路301和第二驱动隔离保护电路302共同设置有同一驱动电源输入接口和同一驱动接地接口。如图10和图12所示，所述第一驱动隔离控制接口(图中未示出)通过多层封装层结构103的过孔中的铜柱(图10中穿过各层的连接结构，以及图12、图13和图14中的圆形均可表示铜柱)与第一组宽禁带功率半导体器件303的门极306连接；所述第二驱动隔离控制接口(图中未示出)通过多层封装层结构103的过孔中的铜柱与第二组宽禁带功率半导体器件304的门极307连接。如图10、图12、图13和图14所示，所述第一组宽禁带功率半导体器件303的源极308和第二组宽禁带功率半导体器件304的漏极309在多层封装层结构103内部连接在一起，并作为输出引脚接口；所述第一脉冲宽度调制信号输入接口、第二脉冲宽度调制信号输入接口、驱动电源输入接口、驱动接地接口、输出引脚接口，以及第一组宽禁带功率半导体器件303的漏极310和第二组宽禁带功率半导体器件304的源极311分别通过多层封装层结构103的过孔中的铜柱穿过多层封装层结构103中的封装层，在多层封装层结构103的上表面312露出，分别形成第一脉冲宽度调制信号输入接口直插引脚313、第二脉冲宽度调制信号输入接口直插引脚314、驱动电源输入接口直插引脚315、驱动接地接口直插引脚316、输出引脚接口直插引脚317(简称output)、功率回路母线正极直插引脚318(简称bus+)和功率回路母线负极直插引脚319(简称bus-)。

这样，所述第一脉冲宽度调制信号输入接口直插引脚313、第二脉冲宽度调制信号输入接口直插引脚314、驱动电源输入接口直插引脚315、驱动接地接口直插引脚316、输出引脚接口直插引脚317、功率回路母线正极直插引脚318和功率回路母线负极直插引脚319与外部印刷电路板的电路布线(图中未示出)连接，使得第一脉冲宽度调制信号输入接口直插引脚313和第二脉冲宽度调制信号输入接口直插引脚314接入外部脉冲宽度调制信号，使得驱动电源输入接口直插引脚315接入外部驱动电源，使得驱动接地接口直插引脚316接地，使得输出引脚接口直插引脚317、功率回路母线正极直插引脚318和功率回路母线负极直插引脚319作为功率回路接口与外部应用电路连接。

另外，若第一组宽禁带功率半导体器件303和第二组宽禁带功率半导体器件304各包括相同数量的多个宽禁带功率半导体器件102，则所述第一组宽禁带功率半导体器件303中的各宽禁带功率半导体器件102的门极在多层封装层结构103内部连接在一起，作为第一组宽禁带功率半导体器件303的门极306；所述第一组宽禁带功率半导体器件303中的各宽禁带功率半导体器件102的漏极在多层封装层结构103内部连接在一起，作为第一组宽禁带功率半导体器件303的漏极310；所述第一组宽禁带功率半导体器件303中的各宽禁带功率半导体器件102的源极在多层封装层结构103内部连接在一起，作为第一组宽禁带功率半导体器件303的源极308；所述第二组宽禁带功率半导体器件304中的各宽禁带功率半导体器件102的门极在多层封装层结构103内部连接在一起，作为第二组宽禁带功率半导体器件304的门极307；所述第二组宽禁带功率半导体器件304中的各宽禁带功率半导体器件102的漏极在多层封装层结构103内部连接在一起，作为第二组宽禁带功率半导体器件304的漏极309；所述第二组宽禁带功率半导体器件304中的各宽禁带功率半导体器件102的源极在多层封装层结构103内部连接在一起，作为第二组宽禁带功率半导体器件304的源极311。

具体的，如图15所示，所述全桥结构宽禁带功率半导体模块40，包括第一驱动隔离保护电路401、第二驱动隔离保护电路402、第三驱动隔离保护电路403、第四驱动隔离保护电路404、第一组宽禁带功率半导体器件405、第二组宽禁带功率半导体器件406、第三组宽禁带功率半导体器件407以及第四组宽禁带功率半导体器件408；所述第一组宽禁带功率半导体器件405、第二组宽禁带功率半导体器件406、第三组宽禁带功率半导体器件407和第四组宽禁带功率半导体器件408各包括一个宽禁带功率半导体器件102；另外，如图6所示，所述第一组宽禁带功率半导体器件405、第二组宽禁带功率半导体器件406、第三组宽禁带功率半导体器件407和第四组宽禁带功率半导体器件408各包括相同数量的多个宽禁带功率半导体器件102，其原理是每组中的各宽禁带功率半导体器件102的门极、漏极和源极需要分别接一起。

如图16、图17、图18、图19、图20、图21所示，多层封装层结构103可以包括多个封装层，例如分别为层1、层2、层3、层4、层5。如图16和图17所示，在层1上设置有四个分别用于放置第一组宽禁带功率半导体器件405、第二组宽禁带功率半导体器件406、第三组宽禁带功率半导体器件407以及第四组宽禁带功率半导体器件408的焊盘。另外所述第一驱动隔离保护电路401设置有第一脉冲宽度调制信号输入接口和第一驱动隔离控制接口；所述第二驱动隔离保护电路402设置有第二脉冲宽度调制信号输入接口和第二驱动隔离控制接口；所述第三驱动隔离保护电路403设置有第三脉冲宽度调制信号输入接口和第三驱动隔离控制接口；所述第四驱动隔离保护电路404设置有第四脉冲宽度调制信号输入接口和第四驱动隔离控制接口；所述第一驱动隔离保护电路401、第二驱动隔离保护电路402、第三驱动隔离保护电路403和第四驱动隔离保护电路404共同设置有同一驱动电源输入接口和同一驱动接地接口。如图16和图18所示，所述第一驱动隔离控制接口(图中未示出)通过多层封装层结构103的过孔中的铜柱(图16中穿过各层的连接结构，以及图18至图21中的圆形均可表示铜柱)与第一组宽禁带功率半导体器件405的门极409连接；所述第二驱动隔离控制接口(图中未示出)通过多层封装层结构103的过孔中的铜柱与第二组宽禁带功率半导体器件406的门极410连接；所述第三驱动隔离控制接口(图中未示出)通过多层封装层结构103的过孔中的铜柱与第三组宽禁带功率半导体器件407的门极411连接；所述第四驱动隔离控制接口(图中未示出)通过多层封装层结构103的过孔中的铜柱与第四组宽禁带功率半导体器件408的门极412连接。如图16、图18至图21所示，所述第一组宽禁带功率半导体器件405的源极413和第二组宽禁带功率半导体器件406的漏极414在多层封装层结构103内部连接在一起，并作为第一输出引脚接口；所述第三组宽禁带功率半导体器件407的源极415和第四组宽禁带功率半导体器件408的漏极416在多层封装层结构103内部连接在一起，并作为第二输出引脚接口。所述第一组宽禁带功率半导体器件405的漏极417和第三组宽禁带功率半导体器件407的漏极418在多层封装层结构内部103连接在一起；所述第二组宽禁带功率半导体器件406的源极419和第四组宽禁带功率半导体器件408的源极420在多层封装层结构103内部连接在一起。所述第一脉冲宽度调制信号输入接口、第二脉冲宽度调制信号输入接口、第三脉冲宽度调制信号输入接口、第四脉冲宽度调制信号输入接口、驱动电源输入接口、驱动接地接口、第一输出引脚接口、第二输出引脚接口、第一组宽禁带功率半导体器件405的漏极417和第三组宽禁带功率半导体器件407的漏极418，以及第二组宽禁带功率半导体器件406的源极419和第四组宽禁带功率半导体器件408的源极420分别通过多层封装层结构103的过孔中的铜柱穿过多层封装层结构103中的封装层，在多层封装层结构103的上表面421露出，分别形成第一脉冲宽度调制信号输入接口直插引脚422、第二脉冲宽度调制信号输入接口直插引脚423、第三脉冲宽度调制信号输入接口直插引脚424、第四脉冲宽度调制信号输入接口直插引脚425、驱动电源输入接口直插引脚426、驱动接地接口直插引脚427、第一输出引脚接口直插引脚428(简称output1)、第二输出引脚接口直插引脚429(简称output2)、功率回路母线正极直插引脚430(简称bus+)和功率回路母线负极直插引脚431(简称bus-)。

所述第一脉冲宽度调制信号输入接口直插引脚422、第二脉冲宽度调制信号输入接口直插引脚423、第三脉冲宽度调制信号输入接口直插引脚424、第四脉冲宽度调制信号输入接口直插引脚425、驱动电源输入接口直插引脚426、驱动接地接口直插引脚427、第一输出引脚接口直插引脚428、第二输出引脚接口直插引脚429、功率回路母线正极直插引脚430和功率回路母线负极直插引脚431与外部印刷电路板的电路布线(图中未示出)连接，使得第一脉冲宽度调制信号输入接口直插引脚422、第二脉冲宽度调制信号输入接口直插引脚423、第三脉冲宽度调制信号输入接口直插引脚424和第四脉冲宽度调制信号输入接口直插引脚425接入外部脉冲宽度调制信号，使得驱动电源输入接口直插引脚426接入外部驱动电源，使得驱动接地接口直插引脚427接地，使得第一输出引脚接口直插引脚428、第二输出引脚接口直插引脚429、功率回路母线正极直插引脚430和功率回路母线负极直插引脚431作为功率回路接口与外部应用电路连接。

另外，若第一组宽禁带功率半导体器件405、第二组宽禁带功率半导体器件406、第三组宽禁带功率半导体器件407和第四组宽禁带功率半导体器件408各包括相同数量的多个宽禁带功率半导体器件102，则所述第一组宽禁带功率半导体器件405中的各宽禁带功率半导体器件102的门极在多层封装层结构103内部连接在一起，作为第一组宽禁带功率半导体器件405的门极409；所述第一组宽禁带功率半导体器件405中的各宽禁带功率半导体器件102的漏极在多层封装层结构103内部连接在一起，作为第一组宽禁带功率半导体器件405的漏极417；所述第一组宽禁带功率半导体器件405中的各宽禁带功率半导体器件102的源极在多层封装层结构103内部连接在一起，作为第一组宽禁带功率半导体器件405的源极413。

所述第二组宽禁带功率半导体器件406中的各宽禁带功率半导体器件102的门极在多层封装层结构103内部连接在一起，作为第二组宽禁带功率半导体器件406的门极410；所述第二组宽禁带功率半导体器件406中的各宽禁带功率半导体器件102的漏极在多层封装层结构103内部连接在一起，作为第二组宽禁带功率半导体器件406的漏极414；所述第二组宽禁带功率半导体器件406中的各宽禁带功率半导体器件102的源极在多层封装层结构103内部连接在一起，作为第二组宽禁带功率半导体器件406的源极419。

所述第三组宽禁带功率半导体器件407中的各宽禁带功率半导体器件102的门极在多层封装层结构103内部连接在一起，作为第三组宽禁带功率半导体器件407的门极411；所述第三组宽禁带功率半导体器件407中的各宽禁带功率半导体器件102的漏极在多层封装层结构103内部连接在一起，作为第三组宽禁带功率半导体器件407的漏极418；所述第三组宽禁带功率半导体器件407中的各宽禁带功率半导体器件102的源极在多层封装层结构103内部连接在一起，作为第三组宽禁带功率半导体器件407的源极415。

所述第四组宽禁带功率半导体器件408中的各宽禁带功率半导体器件102的门极在多层封装层结构103内部连接在一起，作为第四组宽禁带功率半导体器件408的门极412；所述第四组宽禁带功率半导体器件408中的各宽禁带功率半导体器件102的漏极在多层封装层结构103内部连接在一起，作为第四组宽禁带功率半导体器件408的漏极416；所述第四组宽禁带功率半导体器件408中的各宽禁带功率半导体器件102的源极在多层封装层结构103内部连接在一起，作为第四组宽禁带功率半导体器件408的源极420。

本发明实施例提供的一种宽禁带功率半导体模块封装结构，由于其包括由驱动隔离保护电路和宽禁带功率半导体器件组成的单器件结构宽禁带功率半导体模块、半桥结构宽禁带功率半导体模块或全桥结构宽禁带功率半导体模块，从而使得本发明宽禁带功率半导体模块封装结构有多种配置可选，从而适用于多种应用电路拓扑；另外，所述驱动隔离保护电路和宽禁带功率半导体器件被封装在多层封装层结构中的不同层中；所述多层封装层结构将所述驱动隔离保护电路和宽禁带功率半导体器件封装为一体；驱动隔离保护电路的驱动隔离控制接口通过多层封装层结构的过孔穿过多层封装层结构中的封装层，与宽禁带功率半导体器件的门极连接；驱动隔离保护电路的脉冲宽度调制信号输入接口和驱动电源输入接口分别通过多层封装层结构的过孔穿过多层封装层结构中的封装层，在多层封装层结构的上表面形成脉冲宽度调制信号输入接口连接点和驱动电源输入接口连接点；宽禁带功率半导体器件的漏极和源极露出所述多层封装层结构，在多层封装层结构的上表面形成功率回路接口连接点。可见采用本发明的多层封装层结构，且通过过孔完成各层之间的器件连接，使得整个宽禁带功率半导体模块封装结构集成度较高，体积较小，降低了整个电路的寄生参数，可以避免现有技术中无法发挥宽禁带功率半导体器件高开关频率的工作特性，限制功率半导体模块的开关频率的问题。另外，本发明实施例的宽禁带功率半导体模块封装结构的结构简单、安装方便、散热高效，且具有抗机械震动的特点。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。