一种LED芯片及其制备方法与流程

本发明涉及led芯片领域，更具体地，涉及一种led芯片及其制备方法。

背景技术：

常见的半导体材料有gan、硅和锗等，其中gan材料是一种六角纤锌矿结构，具有禁带宽度大、耐高温、耐强酸碱、高电子漂移饱和速度以及化学性能稳定等特点，目前，gan已经成为第三代半导体材料的重要成员之一。led灯是目前世界范围市场上广泛使用的照明灯具，具有体积小，亮度高，耗电量低，发热少，使用寿命长，环保等优点，并且具有丰富多彩的颜色种类，深受消费者的喜爱。用gan材料制作的蓝光、绿光等led器件在日常生活十分常见，在未来也具有非常广泛的应用市场和商业前景。但是，由于gan的在外延层生长过程很难得到完美的单晶、外延层位错密度大、p型mg效率低以及n型载流子浓度高等原因，导致gan的发展被限制，目前，得益于工程技术人员的不断努力，led技术得到了快速的发展，其内量子效率已大幅提高，但是其外量子效率仍然偏低。而另一方面，随着led技术的推广，人们对led照明的亮度要求也越来越高，现有技术中，在提高led的亮度时，往往会降低其安全性，因此，如何在提高led芯片亮度的同时保证其安全性，是目前亟待解决的问题。

技术实现要素：

有鉴于此，本发明提供了一种led芯片及其制备方法，在提高led芯片亮度的同时具有良好的安全性。

为了解决上述技术问题，本申请有如下技术方案：

一种led芯片的制备方法包括：

取衬底材料形成衬底；

在衬底的第一表面生长外延层，其中，外延层包括：缓冲层、n型半导体层、多量子阱层和p型半导体层；

在外延层远离衬底一侧的表面生长sio2层；

对sio2层进行刻蚀，以使sio2层的部分区域被刻蚀掉而暴露外延层，其中，sio2层未被蚀刻的部分形成电流阻挡层；

采用电子束蒸发设备在外延层和电流阻挡层上生长电流扩展层；

对外延层的多量子阱层和p型半导体层进行刻蚀以暴露出n型半导体层，在与衬底的第一表面垂直的外延层侧壁上刻蚀出波浪形侧壁，其中，波浪形侧壁在衬底上的正投影的形状为半圆柱形、椭圆柱形或水滴形中的至少一种；

在暴露的n型半导体层上制作n电极；

在外延层的p型半导体层上制作p电极，其中，p电极与电流扩展层相接触；

在远离衬底一侧表面，除n电极和p电极之外的区域制作保护层；

对衬底的第二表面用研磨机减薄，使得第二表面至p电极远离衬底一侧的表面之间的最大距离为130mm-150mm，其中，第一表面与第二表面相对；

在进行减薄处理后的衬底的第二表面蒸镀分布布拉格反射层，得到led芯片；

可选的，衬底为蓝宝石衬底、si衬底、sic衬底、gan衬底或zno衬底中的一种。

可选的，在衬底的第一表面生长外延层的步骤具体为：在衬底的第一表面生长厚度为4um-10um的外延层。

可选的，在对sio2层进行刻蚀之后，生长电流扩展层之前，方法还包括：对外延层未被电流阻挡层覆盖的区域进行酸洗。

可选的，电流扩展层使用的材料选自氧化锌、铝掺杂氧化锌和镍金中的至少一种。

可选的，电流扩展层的厚度为100埃-2500埃。

可选的，在对外延层进行刻蚀以暴露出n型半导体层的步骤中，刻蚀深度为0.8um-2um。

可选的，在远离衬底一侧表面，除n电极和p电极之外的区域制作保护层的步骤具体为：

在远离衬底一侧表面，除n电极和p电极之外的区域，采用等离子体增强化学气相沉积制作保护层，其中，保护层的厚度为200埃-2500埃。

可选的，保护层的材料包括：

绝缘透明材料，其中，绝缘透明材料为sio2或si3n4。

一种led芯片，采用本发明提供的任意一种led芯片的制备方法制备。

与现有技术相比，本发明提供的led芯片及其制备方法，实现了如下的有益效果：

1)波浪形侧壁设计增加了侧壁面积，进而提高侧壁出光效率，提高了led芯片的亮度，同时具有良好的抗静电释放能力和高可靠性；

2)破坏了侧边出光的全反射条件，提高了光取出效率，减少了led内部产生的热量，提高了安全性，延长了led芯片寿命；

3)波浪形侧壁设计增加了外延层的接触面积，提高了彼此间的粘附强度。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1为本发明led芯片的制备方法流程图；

图2为本发明中led芯片结构示意图；

图3为本发明中led芯片的俯视图；

图4为本发明对比实施例中led芯片结构示意图；

图5为本发明对比实施例中led芯片的俯视图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。应注意到：一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

实施例1

图1为本发明led芯片的制备方法流程图，图2为本发明中led芯片结构示意图，图3为本发明中led芯片的俯视图，适当参考图1至图3，该实施例提供了一种led芯片的制备方法，采用该制备方法制备的led芯片如图2和图3所示，制备流程如图1所示。

该实施例提供的led芯片的制备方法包括：

步骤s001：取衬底材料制备衬底101，在衬底101的第一表面生长外延层201。其中，外延层201，包括：缓冲层102、n型半导体层103、多量子阱层104和p型半导体层105；

步骤s002：在外延层201远离衬底101一侧的表面生长sio2层，对sio2层进行刻蚀，以使sio2层的部分区域被刻蚀掉而暴露外延层，其中，sio2层未被蚀刻的部分形成电流阻挡层106；

具体的，sio2层覆盖整个外延层远离衬底101一侧的表面，sio2层的厚度为500埃-4000埃之间，对sio2进行刻蚀的时候采用湿法腐蚀，腐蚀出电流阻挡层106，并去除掉sio2层的其他部分，使得外延层201的p型半导体层105部分外露。

步骤s003：采用电子束蒸发设备在外延层201和电流阻挡层106上生长电流扩展层107；

具体的，电流扩展层107覆盖部分外延层201和部分电流阻挡层106。

步骤s004：对外延层201的多量子阱层104和p型半导体层105进行刻蚀以暴露出n型半导体层103，在与衬底101的第一表面垂直的外延层侧壁2011上刻蚀出波浪形侧壁。

其中，波浪形侧壁在衬底上的正投影的形状为半圆柱形、椭圆柱形或水滴形中的至少一种；

具体的，对外延层201进行刻蚀的时候采用电感耦合等离子体干法刻蚀，在刻蚀以暴露出n型半导体层103的步骤中，刻蚀的位置是未被电流阻挡层106和电流扩展层107覆盖的部分区域，从p型半导体层105开始进行刻蚀，直到漏出n型半导体层103表面为止。如图3所示，外延层侧壁2011包括：与衬底101的第一表面垂直的外延层边缘壁面、被暴露的n型半导体层的凹槽内的外延层槽壁。

步骤s005：在暴露的n型半导体层103上制作n电极108，在外延层210的p型半导体层105上制作p电极109。

其中，p电极109与电流扩展层107相接触。

具体的，采用蒸镀的方式制作n电极108和p电极109，此时，n电极108只和n型半导体层103相接触，p电极109和p型半导体层105、电流阻挡层106以及电流扩展层107相接触，n电极108和p电极109的厚度为0.7μm-5μm。

步骤s006：在远离衬底101一侧表面，除n电极108和p电极109之外的区域制作保护层110；

具体的，保护层110覆盖所有暴露的外延层201、电流阻挡层106和电流扩展层107，为了保证完全覆盖上述各层，保护层110可以覆盖部分n电极108和p电极109。

步骤s007：对衬底101的第二表面用研磨机减薄，使得第二表面至p电极109远离衬底101一侧的表面之间的最大距离为130mm-150mm。

其中，第一表面与第二表面相对；

步骤s008：在进行减薄处理后的衬底的第二表面蒸镀分布布拉格反射层，得到led芯片；

具体的，得到led芯片后还要进行点测，根据点测结果对led芯片进行分类。

实施例2

适当参考图1至图3，该实施例提供了另一种led芯片的制备方法，采用该制备方法制备的led芯片如图2和图3所示，制备流程如图1所示。

该实施例提供的led芯片的制备方法包括：

步骤s001：取衬底材料形成衬底101，在衬底101的第一表面生长外延层201。其中，外延层201，包括：缓冲层102、n型半导体层103、多量子阱层104和p型半导体层105；

具体的，衬底101为蓝宝石衬底、si衬底、sic衬底、gan衬底或zno衬底中的一种，在衬底101的第一表面生长厚度为4um-10um的外延层201。

步骤s002：在外延层201远离衬底101一侧的表面生长sio2层，对sio2层进行刻蚀，以使sio2层的部分区域被刻蚀掉而暴露外延层，其中，sio2层未被蚀刻的部分形成电流阻挡层106；

具体的，对sio2进行刻蚀的时候采用湿法腐蚀，腐蚀出电流阻挡层，并去除掉sio2层的其他部分，使得外延层201的p型半导体层105外露。

步骤s003：采用电子束蒸发设备在外延层201和电流阻挡层106上生长电流扩展层107；

具体的，在对sio2层进行刻蚀之后，生长电流扩展层107之前，方法还包括：对外延层201未被电流阻挡层106覆盖的区域进行酸洗，以去除表面的污染物，电流扩展层107使用的材料选自氧化锌、铝掺杂氧化锌和镍金中的至少一种，电流扩展层107的厚度为100埃-2500埃，电流扩展层107覆盖部分外延层201和部分电流阻挡层106。

步骤s004：对外延层201的多量子阱层104和p型半导体层105进行刻蚀以暴露出n型半导体层103，在与衬底101的第一表面垂直的外延层侧壁2011上刻蚀出波浪形侧壁。

其中，波浪形侧壁在衬底101上的正投影的形状为半圆柱形、椭圆柱形或水滴形中的至少一种；

具体的，对外延层201采用电感耦合等离子体干法刻蚀，在刻蚀以暴露出n型半导体层103的步骤中，刻蚀深度为0.8um-2um，刻蚀的位置是未被电流阻挡层106和电流扩展层107覆盖的部分区域，从p型半导体层105开始进行刻蚀，直到漏出n型半导体层103表面为止。如图3所示，外延层侧壁2011包括：与衬底101的第一表面垂直的外延层边缘壁面、被暴露的n型半导体层的凹槽内的外延层槽壁。

步骤s005：在暴露的n型半导体层103上制作n电极108，在外延层201的p型半导体层105上制作p电极109。

其中，p电极109与电流扩展层107相接触。

具体的，采用蒸镀的方式制作n电极108和p电极109，此时，n电极108只和n型半导体层103相接触，p电极109和p型半导体层105、电流阻挡层106以及电流扩展层107相接触，n电极108和p电极109的厚度为0.7μm-5μm，蒸镀结束之后对n电极108和p电极109进行合金操作，合金温度为100℃-400℃。

步骤s006：在远离衬底101一侧表面，除n电极108和p电极109之外的区域制作保护层110；

具体的，在远离衬底材料一侧表面，除n电极108和p电极109之外的区域，采用等离子体增强化学气相沉积制作保护层110，其中，保护层110的厚度为200埃-2500埃，保护层110的材料包括：绝缘透明材料，其中，绝缘透明材料为sio2或si3n4。在远离衬底一侧表面，保护层110覆盖所有暴露的外延层201、电流阻挡层106和电流扩展层107，为了保证完全覆盖上述各层，保护层110可以覆盖部分n电极108和p电极109。

步骤s007：对衬底101的第二表面用研磨机减薄，使得第二表面至p电极109远离衬底101一侧的表面之间的最大距离为130mm-150mm。

其中，第一表面与第二表面相对；

步骤s008：在进行减薄处理后的衬底的第二表面蒸镀分布布拉格反射层，得到led芯片；

具体的，得到led芯片后还要进行点测，根据点测结果对led芯片进行分类。

实施例3

为进一步清晰地体现本发明提供的led芯片的制备方法的技术效果，以下提供一种led芯片的制备方法的实施例，作为本发明的对比实施例。

需要说明的是，在该对比实施例中，仅举一例说明其大致工艺流程，本领域技术人员熟知，具体生产时工艺过程可能有一些细节的变化。

图4为本发明对比实施例中led芯片结构示意图，图5为本发明对比实施例中led芯片的俯视图，采用该实施例3的制备工艺所制备的led芯片结构如图4和图5所示，制备步骤如下：

采用蓝宝石材料制作衬底301并进行结构设计。

在衬底301上依次外延生长缓冲层302、n型半导体层303、多量子阱层304及p型半导体层305，退火，检测。

采用干法刻蚀或湿法工艺刻蚀p型半导体层305、多量子阱层304和n型半导体层303。

在n型半导体层308上制备与n型半导体层308电性连接的n电极308。在p型半导体层305上制备与p型半导体层305电性连接的p电极309，形成如图4和图5所示的传统led芯片。

将该对比实施例分别与上述实施例1和实施例2相比，实施例1和实施例2均能够达到如下的有益效果：

1)波浪形侧壁设计增加了侧壁面积，进而提高侧壁出光效率，提高了led芯片的亮度，同时具有良好的抗静电释放能力和高可靠性；

2)破坏了侧边出光的全反射条件，提高了光取出效率，减少了led内部产生的热量，提高了安全性，延长了led芯片寿命；

3)波浪形侧壁设计增加了外延层的接触面积，提高了彼此间的粘附强度。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。