兆赫互补金属氧化物半导体传感器的制作方法

本发明是有关于一种用于获取兆赫范围内的多个电磁信号的多个图像的一传感器，更具体地说，其中所述传感器由cmos(互补金属氧化物半导体)技术实现。

背景技术：

多个兆赫信号是指在兆赫范围及次兆赫范围内的信号(例如，多个信号具有一频率大约在100ghz至3thz)位于红外线范围及微波范围之间。一直到最近，所述兆赫范围(包含次兆赫范围)被广泛地忽视。由于很少有来源、应用及检测器用于处理这种信号。近年来，所述兆赫范围已经开始被探索，但是用于检测多个兆赫电磁信号的装置通常使用复杂且昂贵的设备，与用于其它范围的简单、低成本cmos(互补金属氧化物半导体)集成电路相反。另外，与可在室温下工作的cmos集成电路相反，某些装置需要冷却才能正常工作。

兆赫波的一个问题是它们穿透许多常用的多种材料(例如cmos技术中使用的多种材料)，任选地干扰任何接受的信号。另外，通过一兆赫天线接受的一信号的强度并不比一标准cmos晶体管的内部噪声大得多。

因此，希望设计可以用标准cmos技术实现的一兆赫传感器，并提供一优质的输出信号。

技术实现要素：

本发明的实施例的一个方面涉及一种用于接收多个兆赫信号(包含多个次兆赫信号)的一成像传感器的一系统及用于形成所述成像传感器的一方法。所述系统包含通过一芯片制造工艺形成的一芯片结构，所述芯片制造工艺在芯片的顶部或芯片的上层中具有一个或多个天线。任选地，所述天线可以是阵列/矩阵形式，例如多个天线的4行×4列或多个天线的3行×2列。每个天线电连接到位于所述天线下方的所述芯片中的cmos检测器。另外，一金属屏蔽层形成在所述cmos检测器上方的所述芯片中，并位于所述天线之下。一金属涂层形成在所述芯片下，及/或一层银环氧树脂胶，用于将所述芯片的底部附接到所述芯片底部的一引线框架。任选地，所述屏蔽层及所述涂层保护所述cmos检测器免受可能影响所述cmos检测器性能的干扰。

因此，根据本发明的示例性实施例，一种用于接收多个兆赫信号的成像传感器，所述成像传感器包含：

一芯片，由一介电材料制成；

一个或多个天线，用于接收多个兆赫信号，并安置在所述芯片的一顶部或所述芯片内的一上层中；

其中每个所述天线具有一cmos检测器电耦合到所述天线，并安置在所述天线下方的所述芯片中；

一金属屏蔽层，位在所述天线下方的所述芯片中及所述多个cmos检测器上方，用以屏蔽所述cmos检测器免受多个干扰信号干扰；及

一屏蔽层，位在所述芯片下方，并包含一金属涂层及/或一层银环氧树脂胶，用于将所述芯片的底部附接到一引线框架。

在本发明的一个示例性实施例中，多个所述天线被安置成形成一阵列。任选地，所有的多个所述天线为相同的。另外地，多个所述天线中的一些具有不同的多个取向。更另外地，多个所述天线中的一些为不同的。任选地，每一个所述天线包含两翼部，其中一个所述翼部连接到所述cmos检测器的一闸极，且另一个所述翼部连接到所述cmos检测器的一源极。在本发明的一个示例性实施例中，每一个所述天线通过一对导通孔连接件电耦合到所述cmos检测器。任选地，所述多个导通孔连接件位于所述芯片中的一孔中，所述导通孔连接件与所述芯片中的多个所述金属层之间具有一间隙。在本发明的一个示例性实施例中，所述多个导通孔连接件包含：通过在多个金属层之间的传导柱而支撑的所述多个金属层的一堆叠体。任选地，所述金属屏蔽层为多孔洞的，且多个孔洞被填充所述芯片的所述介电材料。在本发明的一个示例性实施例中，所述成像传感器包含一低噪声放大器，位在作为所述芯片的相同集成电路封装中。任选地，所述低噪声放大器被安置在所述芯片下。在本发明的一个示例性实施例中，所述低噪声放大器被颠倒安置在所述芯片下。任选地，所述成像传感器被封装成具有一透镜形状的顶部，以聚集由所述多个天线接收的兆赫信号。

在本发明的又一个示例性实施例中，一种形成用于接收多个兆赫信号的一成像传感器的方法，所述方法包含步骤：

将用于接收所述多个兆赫信号的一个或多个天线安置于一介电材料的芯片的一顶部或安置于所述芯片内的一上层中；

电耦合一cmos检测器到每个所述天线；其中所述cmos检测器安置于所述天线下方的所述芯片中；

形成一金属屏蔽层在所述天线下方的所述芯片中及所述多个cmos检测器上，用于屏蔽所述cmos检测器免受多个干扰信号干扰；以及

在所述芯片的一底部涂布一金属涂层及/或一层银环氧树脂胶，用于将所述芯片的底部附接到一引线框架。

在本发明的一个示例性实施例中，多个所述天线被安置成形成一阵列。

任选地，所有的多个所述天线为相同的。另外地，多个所述天线中的一些具有不同的多个取向。更另外地，多个所述天线中的一些为不同的。

在本发明的一个示例性实施例中，每一个所述天线包含两翼部，其中一个所述翼部连接到所述cmos检测器的一闸极，且另一个所述翼部连接到所述cmos检测器的一源极。任选地，每个天线通过一对通孔连接器电耦合到cmos检测器。

附图说明

本发明从下文详细的描述中结合附图将会理解及更明白。出现在多个图中的相同结构，组件或部分通常在其出现的所有图中以相同或相似的标号标注。应当注意的是，附图中的组件或部件不一定按比例示出，使得每个组件或部件可以比实际示出的更大或更小。

图1a是根据本发明的一个示例性实施例中，兆赫成像传感器的一示意图；

图1b是根据本发明的一个示例性实施例中，一另外的的兆赫成像传感器的一示意图；

图2a是根据本发明的一个示例性实施例中，在一兆赫成像传感器上的多个天线的一阵列的一示意图；

图2b是根据本发明的一个示例性实施例中，在一兆赫成像传感器上的多个天线的一另外阵列的一示意图；

图3是根据本发明的一个示例性实施例中，一成像传感器芯片的一侧视示意图；

图4是根据本发明的一个示例性实施例中，一成像传感器芯片中的一cmos检测器的一顶视示意图；

图5a是根据本发明的一个示例性实施例中，一成像传感器的一单一天线的一俯视示意图；

图5b是根据本发明的一个示例性实施例中，一成像传感器的一个另外的的单一天线的一顶视示意图；

图6是根据本发明的一个示例性实施例中，一成像传感器芯片的一导通孔结构的一侧视示意图；

图7是根据本发明的一个示例性实施例中，一成像传感器芯片的一制造过程的一局部示意图；

图8是根据本发明的一示例性实施例中，一成像传感器芯片中的一屏蔽层的一顶视示意图；及

图9a，9b，9c及9d是根据本发明中的一示例性实施例中，一成像传感器芯片及一低噪声放大器(lna)的一集成电路的多个实施例的多个示意图。

具体实施方式

图1a是根据本发明的一个示例性实施例的兆赫成像传感器100的一示意图。在本发明的一个示例性实施例中，所述成像传感器100使用传统批次cmos(bulkcmos)或绝缘层上覆硅(silicononisolator,soi)技术形成为一芯片。任选地，所述成像传感器100形成为在所述芯片110的顶部上具有一阵列120的一芯片110，例如通过在所述芯片110的所述上表面上印刷金属的多个天线(例如铜、金、铝或其他金属材料)。在本发明的一示例性实施例中，所述芯片110的材料用作一介电材料，且所述介电材料及可固化填充材料190的高度“h”、“h1”及“h2”被选择，使得所述多个天线120的尺寸对应于被测量的多个兆赫信号的一特定范围的波长以为这些波长提供最佳增益。

在本发明的一示例性实施例中，所述成像传感器100使用一引线框架130形成，所述引线框架130被切割以形成用于附接，例如通过表面贴装技术(smt)，所述成像传感器100的多个引线框架焊垫140。任选地，所述多个引线框架焊垫140通过接合线连接件150连接到如所述多个天线120形成在所述芯片110的所述顶表面上的芯片焊垫160。在本发明的一示例性实施例中，所述芯片110以一银环氧树脂胶170粘附到所述引线框架130。所述银环氧树脂胶170还用作将所述兆赫信号反射回所述多个天线120的一反射镜，以增强接收。所述在本发明的一些实施例中，可以使用其它基板代替一引线框架来安装所述成像传感器，例如使用一印刷电路板(pcb)或其他技术。

在本发明的一示例性实施例中，所述成像传感器100使用一可固化材料190封装，所述可固化材料190被模封成一种所需的形状，例如一盒形封装(一平行六面体或长方体)。任选地，所述成像传感器100可以有一个方形或矩形的占用面积(footprint)。此外，所述占用面积可以是圆形，椭圆形或其他形状。所述可固化材料190对多个兆赫信号是可穿透的，所以覆盖所述多个天线120的所述封装不会干扰经由所述多个天线接收所述信号，所述可固化材料190可以是例如一环氧树脂、一塑料或一聚合物。在本发明的一些实施例中，所述多个天线120被放置在所述芯片的一内层中，而不是在所述芯片110的所述上表面上，以简化制造工艺。任选地，所述芯片110的所述介电材料也对所述多个兆赫信号是可穿透的。此外，所述可固化材料190及/或所述芯片110的所述材料可以至少由于所述传播介质中的一个变化而影响所述兆赫信号对所述多个天线120的接收。图1b是根据所述本发明的一个示例性实施例的一个另外的兆赫成像传感器101的示意图。任何地，所述另外的兆赫成像传感器101的封装包含包含一额外的延伸部180，例如一透镜形状的顶部(例如一圆顶)，以聚焦所述兆赫信号。在本发明的一示例性实施例中，所述延伸部由所述可固化材料190或不同材料形成。

图2a是一兆赫成像传感器100的多个天线200的一阵列示意图，图2b是根据本发明的一示例性实施例的一兆赫成像传感器100上的多个天线250的一另外的阵列示意图。

图2a示出了多个天线120的4×4的一阵列，用于接收特定偏振的一信号或具有偏振匹配所述多个天线的所述信号的一部分。相比之下，图2b示出了具有不同取向的多个天线120的3×4的一阵列，例如从不同多个方向接收多个信号及/或具有不同偏振的多个信号，例如水平，垂直，圆偏振，右旋或左旋。在本发明的一些实施例中，每一天线设计用于一不同的波长/频率，例如通过一个不同尺寸的天线。任选地，这使得能够进行光谱成像(spectroscopicimaging)，由于每个天线接收所述信号的一个不同部分(例如不同的偏振，频率)。

图3是一成像传感器芯片110的一侧视示意图，图4是根据本发明的一示例性实施例中，一成像传感器芯片110中的一cmos检测器300的一顶视示意图。在本发明的一示例性实施例中，每个天线120耦合到位于所述芯片110中的所述天线120下面的一cmos检测器300(例如一fet晶体管)。任选地，所述通过每个天线120接收的所述多个信号经由多个导通孔连接件210传送到所述cmos检测器300。任选地，所述cmos检测器300包含包含一源极370，一闸极360及一汲极输出380(图4)。在本发明的一示例性实施例中，所述芯片包含包含一个或多个内部金属层330，其连接所述多个天线120及cmos检测器输出到多个芯片焊垫160，以使得能够输出自所述cmos检测器300的多个量测值。

每个cmos检测器300的所述多个连接连接到多个芯片焊垫160，以被导线连接到所述成像传感器100的所述引线焊垫140，例如使用接合线连接件150或如倒装芯片之类的其它技术。任选地，所述cmos检测器300可接地或浮接(floating)。同样地，所述cmos检测器300可以是差动(differential)或单端(singleended)。

在本发明的一示例性实施例中，一金属屏蔽层310放置在所述cmos检测器300的上方及一天线层320的下方，其包含包含所述多个天线120.任选地，金属屏蔽310避免多个兆赫信号、多个红外线信号或其他多个信号通过所述多个天线120而干扰所述cmos检测器300的分子，以改善接收。在本发明的一些实施例中，例如在使用绝缘层上覆硅(soi)技术时，在所述cmos检测器300下方形成一氧化物阻挡层340。在本发明的一些实施例中，一背面金属涂层350形成在所述芯片110的底部(背面)，以增强在所述芯片110中的所述介电材料的效果及/或通过使用所述背面金属作为一反射镜来增强所述天线效及/或进一步保护所述cmos检测器率。在本发明的一示例性实施例中，所述芯片110用所述银环氧树脂胶170粘附到所述引线框架130。

图5a是一成像传感器100的一单一天线120的一俯视示意图以及图5b是根据本发明一示例性实施例的一成像传感器100的另外的一单一天线125的一顶视示意图。

在图5a中，所述天线120以一蝶形领结形510(例如两翼部形成一领结)印在所述芯片110上，而在图5b中，所述天线125是一对方形区域515(每一翼部具有一独立方形)。任选地，其他形状的多个天线也可以使用。在本发明的一些实施例中，在所述芯片上的所有所述多个天线具有相同的形状，或者可替代地，一些是一种形状，一些是另一种形状。类似地，芯片110上的所有所述多个天线可以以相同的取向，或者一些可以以一种取向，另一些可以以另一种取向，例如如图2b所示。

在本发明的示例性实施例中，每个天线120、125在一个翼部上连接到闸极直流电压360并连接到另一翼部上的源极直流370。任选地，所述天线的两侧中的每一个不直接电性连接在一起，而是仅通过cmos检测器300的多个导通孔连接件210电连接。在本发明的示例性实施例中，所述天线的每个翼部具有一导通孔连接件210，其电性连接所述天线到所述cmos检测器300。任选地，一具有较大直径的一孔530通过所述芯片110的介介电材料形成，并且具有较小直径的所述导通孔连接件210延伸穿过所述孔530，在其周围留有一间隙，使得所述导通孔连接件210仅接触所述介介电材料并且不与所述芯片110中的其它金属组件或金属层接触。

图6是根据本发明的一示例性实施例的一成像传感器芯片110的一通孔结构210的一侧视示意图。在本发明的示例性实施例中，所述导通孔连接件210不是插入到所述芯片110的介电材料中的一固态导电体连接件(例如金属棒)，而是由具有多个小的传导柱610的多个层的一堆叠体组成，例如形成一塔架结构，其中所述多个小的传导柱610用以连接多个金属层620。这增强了所述导通孔连接件210的健壮性及/或简化了制造工艺。任选地，所述导通孔结构600的最下层金属层330与所述cmos检测器300接触。

图7是根据本发明的示例性实施例的一成像传感器芯片的制造工艺的一局部示意图。任选地，所述芯片110的所有多个组件及多个层通过逐层的芯片制造工艺来制备。

图8是根据本发明的一示例性实施例的一成像传感器芯片110中的屏蔽层310的一俯视示意图。任选地，所述屏蔽层310由一金属片材810制成，可以是实心片材或一印刷层。金属片材810可以具有一阵列的多个孔820(例如一多孔片)，其中所述多个孔820被填充有所述芯片110的所述介电材料。任选地，所述多个孔820远小于所述兆赫信号的波长及/或其他潜在的干扰信号(例如红外线)，使得所述多个信号被所述屏蔽层310阻挡。或者，所述金属片材810可以是没有孔的一实心片材。在本发明的示例性实施例中，所述屏蔽层310不覆盖所述导通孔连接件210的位置，例如通过未到达孔530或通过在所述区域被切除。

图9a、9b、9c及9d是根据本发明的一示例性实施例的组合一成像传感器100及一低噪声放大器(lna)900的集成电路的多个实施例的多个示意图。在本发明的示例性实施例中，所述成像传感器100的所述cmos检测器300连接到一低噪声放大器(lna)900以增强量测的兆赫信号用于提供给外部设备。在本发明的一些实施例中，低噪声放大器900放置在所述成像传感器100旁边，例如两者安装在如图9a所示的一共同的基板(例如一印刷电路板)910上。

或者，低噪声放大器900可以放置在一共同的芯片封装920内的成像传感器100下方，例如如图9b所示，具有一共同的引线框架930。更可替代地，低噪声放大器900可以被安置与成像传感器100底部对底部在一共同的芯片封装中，例如如图9c所示。所述成像传感器100的所述引线框架130面向低噪声放大器900的所述引线框架940。

更可替代地，如图9d所示，所述低噪声放大器900放置邻接所述成像传感器100，例如两者安装在一共同的基板上并封装在一共同的芯片封装920中，并且任选地具有一共同的引线框架930。

在本发明的一些实施例中，可以使用其他多芯片模块(mcm)或多芯片封装(mcp)技术。此外，低噪声放大器900可以集成在同一封装中作为成像传感器100(例如在相同的硅中)。

在本发明的示例性实施例中，低噪声放大器900可以独立地放大每个cmos检测器300，或者可以将阵列的所有cmos检测器300(例如，200或250)集成在一起。在本发明的一些实施例中，低噪声放大器900使用内部斩波稳定技术(internalchoppingstabilizingtechnique)来减少1/f噪声与一集成低通滤波器除去上侧的解调的。任选地，所述低噪声放大器900具有一内部增益控制放大器，其具有多个增益水平(例如4或更多)。在本发明的示例性实施例中，内部斩波稳定信号可以由内部振荡器或外部振荡器馈送，及/或可以在输入到所述低噪声放大器900的输出之间形成一直接连接，而不使用一斩波稳定器。

在本发明的一些实施例中，所述低噪声放大器900包含用于组合来自每个cmos检测器300的所述信号并提供一组合输出的内部多路传送器。任选地，所述输出是差动(differential)或单端(singleended)。在本发明的示例性实施例中，低噪声放大器900包含一内部直流电去除回路，去除不需要的直流放大器产出(amplifierdcproducts)。

在本发明的一些实施例中，低噪声放大器900包含一温度传感器。任选地，所述低噪声放大器900保持一高输入阻抗，如可以下降到零伏特(v)共模的仪表放大器(instrumentalamplifier)。任选地，低噪声放大器900包含一内部寄存器，保存所述低噪声放大器功能的一控制字码，所述内部寄存器可以通过标准串行外设接口(spi)或通过另一种总线进行读写。任选地，低噪声放大器输入是直流耦合且可以被交流耦合。

应当理解，上述方法及装置可以以许多方式改变，包含省略或添加步骤，改变步骤的顺序以及使用的装置的类型。应当理解，不同的特征可以以不同的方式组合。具体地，在本发明的每个实施例中，并非所有在一个具体实施例中显示的所有特征都是必需的。上述特征的进一步组合也被认为在本发明的一些实施例的范围内。本领域技术人员还将理解，本发明不限于上文具体示出及描述的内容。