晶体管装置的制作方法

本申请是2014年10月27日递交的申请号为201410584815.9，发明名称为“晶体管装置”的分案申请。

本发明涉及晶体管装置和晶体管封装。本发明还涉及场效应晶体管装置和封装,功率放大器和,特别地,ldmos功率放大器。另外，本发明涉及包括所述功率放大器的蜂窝基站。

背景技术：

功率放大器晶体管用于蜂窝基站中。晶体管的总效率是重要的。传统的功率晶体管包括射频横向双扩散金属氧化物半导体(ldmos)晶体管。

在已知的分离的射频ldmos功率放大器晶体管中，晶体管结构包括源极、漏极和栅极，晶体管结构位于包含在封装内的硅片上。封装还包含匹配网络，匹配网络包括接合线和分离的电容器。接合线还可以连接到晶体管结构或从晶体管结构连接。晶体管结构典型地包括接合焊盘，接合线连接到接合焊盘。晶体管结构可以包括与晶体管的栅极相关联的接合焊盘和与晶体管的漏极相关联的接合焊盘。晶体管的源极典型地被连接经过非常低电阻率(即10mω.cm)的衬底，例如低电阻硅。

当电流流经接合线，在接合线下方的硅片中产生返回电流。尽管使用低欧姆硅，仍然存在大的电阻到返回电流中，这导致在射频ldmos装置中的损失。已知提供射频返回电流路径以传送返回电流和因此改善效率。然而，射频返回电流路径的形式可以对设备的总效率、增益和可靠性和制造的容易程度产生巨大的影响。

技术实现要素：

根据本发明的第一方面，提供一种晶体管装置，包括：

导电衬底；

半导体本体，半导体本体包括晶体管结构，晶体管结构包括源极端子连接到所述衬底；

接合焊盘，提供连接到晶体管结构，晶体管结构被配置为接收接合线；

其中半导体本体包括射频返回电流路径用于传送与所述接合线相关联的返回电流，所述射频返回电流路径包括布置在所述本体上的金属条，所述条被配置为在所述接合焊盘下延伸和连接到晶体管结构的所述源极端子。

这是有利的，因为将射频返回电流路径形成为连接到晶体管结构的源极端子的条导致高效的场效应晶体管装置。返回电流可以在金属射频返回电流路径中流动和直接流入源极端子，而不是经由半导体本体到达衬底或源极端子。总体上，在晶体管的输入和输出都减少了损失。在输出端较低的损失将增加漏极效率和在输入端将增加增益。

射频返回电流条可能延伸到半导体本体的边缘。半导体本体可能包含集成电路的管芯，并因此条延伸到管芯的特定边缘。相应地，接合线在特定的管芯边缘上延伸。因此，该条被布置为从有源元件延伸并通过此具有到衬底的连接，该连接跨过半导体本体，遵循接合线的路径，到达管芯边缘。

射频返回电流条经由至少一个通孔元件在第一端被连接到源极端子和在相反的第二端连接到衬底。这是有利的，因为场效应晶体管结构只需要连接到衬底的某个端，这使它易于制造。

射频返回电流条在它的第一端和第二端只连接到衬底。其布置可能包括多个分离的射频返回电流条，每个条可能提供分离的返回电流路径。每个射频返回电流条可能与相应的接合线相关。每个返回电流条可能沿着它的长度提供分离的流动路径。相应地，每个条沿着它的长度可能不与任何其它的条相连接。每个条沿着它的长度可能不与衬底相连接。多个射频返回电流条可能在它们的终端通过公共源极端和/或通孔元件阵列连接在一起。可以理解的是不连接可能意味着不通过具有比大部分半导体本体的更大的传导率的材料连接。射频返回电流条可能形成遮蔽。

射频返回电流路径在第二端通过匹配电容器的连接连接到衬底，匹配电容器用接合线形成与场效应晶体管结构相关的匹配网络的至少一部分。

每个射频返回电流条可能包括场效应晶体管装置的最上层。每个射频返回电流条可能包括形成在它的表面的多个狭缝，所述狭缝形成封装锁定点。该布置可能形成在封装之内和所述封装与所述狭缝物理接触。这是有利的，因为保证了不在与条的方向垂直的金属的连续区域出现这些条，这保证了可靠的制造。另外，狭缝还中断了金属表面。这些条和狭缝还提供凹凸表面从而使能装置的最上层和封装之间的可靠咬合。该封装可以应用到装置，从而封装材料，可能是模塑料，延伸到狭缝内和条之间以提供装置和封装之间的咬合。

至少一个接合线从接合焊盘延伸，所述射频返回电流条和所述接合线被布置为使所述射频返回电流条的路径在所述接合线下方直接延伸。多个射频返回电流条可以提供给每个接合线。多个条中的相邻条可能位于衬底上的不同层中，这些相邻的条在宽度上重叠和相邻的条中一个条的平面与相邻的条中的另一个的平面隔开。因此，当从条所在的平面垂直的方向看时，这些条彼此重叠。

所述射频返回电流条是连续的和延伸穿过半导体本体上的不同层。因此，金属材料的通孔可能连接部分条，这部分条沿着不同的层延伸以形成具有恒定电导率的连续条。该电导率可能持续高于沿着条的长度的半导体本体的电导率。

所述晶体管装置包括另外的无源元件，所述射频返回电流路径提供连接到衬底用于无源元件。因此，无源元件，即那些只损耗功率的元件，通过简便的连接到衬底用于地连接。可以理解的是可能提供若干无源元件。另外，装置可能包括第二晶体管结构，可能位于射频返回电流路径的相反的一端。条被配置为在第二晶体管结构的接合焊盘下延伸和连接到第二晶体管结构的源极端子。

晶体管结构可以包含ldmos晶体管。

源极端子可能形成在半导体本体和装置的最上层之间的中间层中。射频返回电流条可以沿着它的大部分长度延伸作为装置的最上层和，在它的连接到源极端子的末端，条可能通过通孔连接到装置中的较低的层(低于最上层)，在所述较低的层中的条在接合焊盘下延伸和连接到晶体管结构的源极端子。晶体管结构的源极端子可能通过通孔具有到衬底的连接。

根据本发明的第二方面，提供一种功率放大器，包括第一方面的场效应晶体管装置。

功率放大器可能包括由一个或多个阻抗匹配网络连接的放大器级。

根据本发明的第三方面，提供一种集成电路(ic)，包括第一方面的场效应晶体管。

根据本发明的第四方面，提供一种蜂窝基站，包括第二方面的功率放大器。

附图说明

以下作为示例详细说明本发明的实施例，参考以下附图：

图1示出了包括连接到栅极和漏极的接合线的晶体管结构的电路图；

图2a示出了射频返回电流路径和接合线的示意图；

图2b示出了表示射频返回电流路径中的返回电流的图2a的截面图；

图3示出了在第一端的射频返回电流路径的详细截面图；

图4示出了在第一端的射频返回电流路径的详细平面图；

图5示出了在第二端的射频返回电流路径的透视图；

图6示出了包括狭缝的射频返回电流路径的详细视图；和

图7示出了图6中的射频返回电流路径的截面图。

具体实施方式

本发明实施例中，图1示出了晶体管结构1，包括横向双扩散金属氧化物半导体(ldmos)晶体管，例如，ldmos晶体管在蜂窝基站中适用于作为功率放大器。可以理解的是晶体管结构可以包含不同类型的晶体管和可以具有不同的用途。晶体管结构1包括连接到地3的源极端子2，地3由导电的衬底提供。晶体管结构的栅极端子4包括栅极端子接合焊盘，来自栅极接合焊盘的接合线5延伸以提供连接到栅极端子4。接合线5连接到另外的接合焊盘6。晶体管结构的漏极端子7包括漏极端子接合焊盘，来自漏极端子接合焊盘的接合线8延伸以提供连接到漏极端子7。接合线8连接到另外的接合焊盘9。在图1中的接合线5，8被表示为电感。

参考图2a和图2b，晶体管结构1形成在半导体本体10上，半导体本体10本身设置在作为地的导电的衬底11上。衬底11可以是低欧姆硅。相同的附图标记被用于表示同样的部分。图2a和图2b示出了在接合线5的路径下延伸和跟随接合线5的路径的射频返回电流路径12，和在接合线8的路径下延伸和跟随接合线8的路径的射频返回电流路径13。提供射频返回电流路径12，13以传送与所述接合线5，8相关联的返回电流。射频返回电流路径12，13包含布置在所述本体10上的金属条。可以理解的是射频返回电流路径或条12，13的材料的电阻比衬底11的半导体材料的电阻低。在第一端12a,13a,射频返回电流条12，13被连接到晶体管结构1的源极端子2。在与第一端相反的第二端12b，13b，射频返回电流条12，13分别通过通孔14，15被连接到导电衬底11。

图2b示出了在本体10上延伸和具有电流流过的接合线5。在接合线5中的电流引起返回电流流入射频返回电流路径12。发现返回电流在导电的射频返回电流路径12，13中流动，而不是在本体10或衬底11中流动，这导致更大的效率。区域16示出了高电流密度区，表示射频返回电流路径12中大部分返回电流出现的区域。

图3示出了射频返回电流条13的第一端13a的详细视图。在图3中可以看到漏极端子接合焊盘30，漏极端子接合焊盘30直接连接到晶体管结构的漏极端子7。射频返回电流条13被配置为在接合焊盘30下延伸和形成与晶体管结构1的源极端子2的连接。第一端13a可能有或可能没有到与晶体管结构的源极端子毗邻的衬底11的自己的连接，而不是到晶体管结构1的源极端子的连接。

图4示出了栅极/漏极接合焊盘的区域中的第一端12a，13a的结构。和传统的方式一样，晶体管装置由分层结构形成。图4示出了平面图，其中被遮挡的结构被提供在被称为“金属层2”或m2的下面的层中。没有遮挡的结构被提供在最上层中，被称为“金属层5”或m5,远离衬底11和高于m2。当被m5中的结构遮蔽时，虚线示出了m2中的部分结构。图4示出了漏极指40，漏极指40形成晶体管结构1的漏极7的至少一部分。漏极指40连接到漏极接合焊盘30。漏极指40和漏极接合焊盘形成在m5层中。源极指41形成晶体管结构1的至少一部分。源极指41终止在源极端子2，源极端子形成晶体管结构的边缘。可以理解的是，可以提供多个漏极和源极指和多个栅极板，这种结构在本领域技术人员中是已知的。射频返回路径13的第一端13a在m2层中从源极端子2延伸，m2层位于漏极接合焊盘30的下方。射频返回路径分成多个分离的条42，43，44，45，46，47。这些分离的条可以形成在源极端子2和接合焊盘30之间的区域，同时位于接合焊盘的下面或超出漏极接合焊盘30。射频返回路径13从m5层中的漏极接合焊盘30相邻的点延伸到m2层，在m2层中射频返回电流路径13在接合焊盘30的底下通过。因此，射频返回电流路径通过一些列m5和m2之间的通孔从m2层延伸到m5层。虽然图3和图4示出了漏极接合焊盘和射频返回电流路径13，可以理解的是，类似的结构可以被用于栅极接合焊盘和返回路径12。另外，虽然m2层和m5层被描述为传送射频返回电流条，可以理解的是，任何适当的层的组合可以被用于延伸接合焊盘下方的射频返回电流条到有源ldmos晶体管结构的源极端子。另外，多个分离的条42，43，44，45，46，47可以形成在不同的金属层中从而在任何一个层中控制金属密度。因此，例如，每隔一条可以在m2中延伸和其它条在m5层或任何其它不同层的组合中延伸。另外，在不同层中的条可以在它们的宽度上彼此重叠。

图5示出了射频返回电流路径13的第二端13b的透视图。射频返回电流路径13由多个分离的条形成。这些条沿着它们的长度不连接但可能在它们的终端连接，例如连接到如图4所示的公共源极端子。在第二端13b，这些条42-47通过多个通孔50穿过半导体本体10连接到衬底。因此，在源极端子处的连接和通过通孔50的连接对于每条是到衬底的唯一连接。这是有利的，因为射频返回电流结构可以被有效制造。这些条的第二端13b延伸到半导体本体10的边缘，包括管芯边缘。图5还示出了接合线8在半导体本体10上方延伸。接合线8和条42-47被布置从而这些条实质上与拱形接合线一致并跟随拱形接合线的路径，以提供有效的射频返回电流路径。因此，条的数目可以与接合线的数目相应，从而为每个接合线提供条(在图5中为了简便只示出了两个接合线，而不是对于每条有一个接合线)。射频返回电流条可能延伸到接合线的轨迹的宽度之外和因此，可以具有宽度约30μm或直到30μm。可选的，多个条可能被提供给每个接合线。因此，对于单个接合线，可以由两个或更多条提供多个电流返回路径。如果对于每个接合线提供若干条，这些条可以通过在不同的层中提供相邻的条从而在宽度上重叠。因此，相邻的条可以重叠以覆盖衬底，但沿着它们长度没有电接触，因为它们被提供在不同的层中。因此，这些条包含沿着它们的长度的分离的电气路径。一些接合线可能具有多个条，这些条提供返回电流路径，而另一些接合线可能具有单个条。

图6示出了射频返回电流条12，13的一部分。射频返回电流条包括多个狭缝60。狭缝60包含穿过条的厚度的穴。狭缝60在连续的条12，13中形成封装锁定点。形成多个分离的条的射频返回电流结构是有利的，因为避免大面积的连续金属可以减少金属模型裂缝的危险。另外，在条中提供狭缝进一步改善金属模型裂缝的危险。条和狭缝在不平坦的上表面中还具有另外的优点，封装可以可靠地应用到该上表面。因此，条和狭缝可以提供凹凸表面，凹凸表面可以抵抗封装的分层。封装可以包含集成电路封装，场效应晶体管装置被设置在该集成电路封装中。

图7示出了图6中的穿过条的截面图，封装的封装层70应用在其上。封装层可能是模塑料，示出了封装层延伸进入由狭缝60形成的穴中，以在(本实施例中的)最上层m5和封装层70之间提供可靠的连接。