半导体器件的制作方法

对相关申请的交叉引用

于2016年11月16日提交的、包括说明书和权利要求书、附图和摘要的日本专利申请no.2006-223188的公开内容通过引用整体并入本文。

本发明涉及半导体器件，例如，有效地用于具有包括锗层的受光元件的半导体器件的技术。

背景技术：

日本未审查专利申请公开no.2015-92641描述了涉及光检测器件的技术，该光检测器件经由锗化物区域电耦合单晶n型ge材料和电极。

日本未审查专利申请公开no.2013-207231描述了用于通过在ge层上形成si保护膜来减小电流泄漏的技术。在这种技术中，在si保护膜与金属层接触的区域中，硅(si)作为硅化镍层(nisi)被完全接合到nige层，从而减小接触电阻。硅化镍层(nisi)是含镍(ni)的混晶层。

日本未审查专利申请公开no.2012-124483描述了用于减小接触电阻的技术，该技术在n型ge区域上通过在电极和n型ge区域之间掺杂有n型杂质的界面硅层来形成电极，从而减小接触电阻。

技术实现要素：

在硅光子技术中，为了集成光电路和电子电路，需要具有光电转换功能的受光元件。在使用硅层作为光波导层的硅光子技术中，特别地，光电二极管(下文将称之为ge光电二极管)用作受光元件，其中具有比硅小的带隙的锗用于吸收通过硅层传播的光(红外光)。

通过例如硅半导体工艺在硅基板上部分地外延生长ge层，从而形成ge光电二极管。由于ge是硅半导体工艺中的异种材料，因此已经要求采取措施避免对半导体制造装置的污染。

通过对本说明书和附图的描述，将阐明其它问题和新特征。

根据实施例的半导体器件被提供有包括锗层的受光元件和与锗层电容耦合的插塞。

该实施例可以抑制对半导体制造装置的污染，该污染由硅半导体工艺中的异种材料锗(ge)引起。

附图说明

图1是示出根据实施例的半导体器件的构造示例的示意图；

图2是示意性示出根据相关技术的包括ge光电二极管的半导体器件的构造的剖面图；

图3是用于说明相关技术中的改进余地的示意图；

图4是示意性示出根据实施例的ge光电二极管的构造的平面图；

图5是沿图4的线a-a截取的剖面图；

图6是示出根据实施例的半导体器件的制造工艺的剖面图；

图7是示出在图6之后的半导体器件的制造工艺的剖面图；

图8是示出在图7之后的半导体器件的制造工艺的剖面图；

图9是示意性示出根据第一修改的包括ge光电二极管的半导体器件的构造的剖面图；

图10是示出根据第一修改的半导体器件的制造工艺的剖面图；

图11是示意性示出根据第三修改的包括ge光电二极管的半导体器件的构造的剖面图；

图12是示出根据第三修改的半导体器件的制造工艺的剖面图；

图13是示出在图12之后的半导体器件的制造工艺的剖面图；

图14是示出在图13之后的半导体器件的制造工艺的剖面图；

图15是示出在图14之后的半导体器件的制造工艺的剖面图；以及

图16是示出在图15之后的半导体器件的制造工艺的剖面图。

具体实施方式

在以下实施例中，为了便于说明，本发明将被描述为多个部分或实施例。除非另有说明，否则这些部分或实施例彼此相关。这些部分或实施例之一是例如对其它部分或实施例中的一些或全部的修改、详细描述和补充说明。

在以下实施例中，除非另有说明或理论上明确限制到特定数目，否则要素的数量(包括数目、数值、量和范围)不限于特定数量。因此，要素的数量可能大于或小于特定数量。

显然，除非另有说明或理论上明确要求，否则以下实施例的构成要素(包括要素步骤)并不总是必需的。

类似地，在以下实施例中，除非另有说明或理论上明确排除，否则构成要素的形状和位置关系基本上包括构成要素的接近或类似形状。这也适用于数值和范围。

在以下实施例的所有附图中，相同构件基本上由相同标号指示，并且省略对其进行的重复说明。平面视图可能被加阴影以清楚化。

<半导体器件的构造>

参考图1，下面将描述根据本实施例的半导体器件的构造示例。

图1是示出根据本实施例的半导体器件sa的构造示例的示意图。如图1所示，半导体器件sa具有包括控制电路和存储器电路的电子电路c1、包括收发器集成电路的电子电路c2以及包括接收器集成电路的电子电路c3。

本实施例的半导体器件sa还包括光电路。具体而言，本实施例的光电路包括例如构造有半导体激光器的光源ld、光调制器pm、光耦合器pc1、光耦合器pc2和ge光电二极管(受光元件)pd1。

这样根据本实施例构造的半导体器件sa操作如下：在电子电路c1中产生的电信号首先通过包括收发器集成电路的电子电路c2发送到光调制器pm。光调制器pm是将电信号转换为光信号的光学器件。此时，例如，连续波激光束从光源ld入射到光调制器pm上。在光调制器pm中，操作入射的连续波激光束的相位以改变光信号的状态。这可以将电信号与光相位状态进行匹配(调制)。光源ld包括例如半导体激光器、透镜、棱镜和光电耦合器。

在光调制器pm中调制的光信号通过光耦合器pc1(例如，光栅耦合器或模斑转换器(spot-sizeconverter))从半导体器件sa输出到外部，而输入到半导体器件sa的光信号通过光耦合器pc2(例如，光栅耦合器或模斑转换器)发送到ge光电二极管pd1。ge光电二极管pd1是将光信号转换为电信号的光学器件。在ge光电二极管pd1中转换的电信号通过电子电路c3发送到电子电路c1。

由导电材料(例如，铝(al)、铜(cu)或钨(w))制成的电线主要用作传输线，用于通过电子电路c2从电子电路c1发送到光调制器pm的电信号和通过电子电路c3从ge光电二极管pd1发送到电子电路c1的电信号。用于光信号的传输线是例如包括多晶硅膜的光信号传输线(光波导)。

在这种构造中，电子电路c1、电子电路c2和电子电路c3中的每一个在例如单个半导体芯片上形成。光调制器pm、光耦合器pc1、光耦合器pc2和ge光电二极管pd1在例如单个光学半导体芯片上形成。此外，构成光源ld的一些构件(例如光电耦合器)也在光学半导体芯片上形成。半导体芯片、光学半导体芯片和光源ld安装在例如插入器(interposer)上，以便构成半导体器件sa。

在本实施例中，电子器件和光学器件分别在半导体芯片和光学半导体芯片上形成。本发明不限于这种构造。例如，电子器件和光学器件可以在单个半导体芯片上形成。

<对ge光电二极管的需要>

如上所述，已经积极开发了最近的硅光子技术，其中由硅(si)制成的光信号传输线被制造在基板上，并且各种光学器件和电子器件被集成在作为构造有光信号传输线的光电路的平台上，从而实现光通信模块。

对于基本上构造有在硅基板上形成的光波导的光电路，主要使用硅波导，其中每个硅波导包括硅芯层，该硅芯层覆盖有包括具有比硅低的折射率的氧化硅层的覆层。硅是广泛用于电子电路的材料。使用这种硅波导使得能够在同一基板上制造光电路和电子电路。

光电路和电子电路的集成需要用于将光信号转换为电信号的受光元件(光电检测器)。被探讨以用于硅光子技术的受光元件由具有比硅小的带隙(能隙)的锗(ge)制成。这是因为，为了对通信波长范围内的高达约1.6微米的近红外辐射进行光电转换，带隙需要小于近红外辐射能量的带隙。此外，锗与硅具有高相容性，因此由锗制成的受光元件可以有利地在硅波导上形成为单片图案。

因此，在本实施例中，假设由锗制成的ge光电二极管用于受光元件。在这种情况下，通过例如硅半导体工艺在硅基板上部分地外延生长ge层，从而形成ge光电二极管。由于ge是硅半导体工艺中的异种材料，因此已经要求采取措施避免对半导体制造装置的污染。

在以下说明中，将首先根据相关技术讨论本发明人另外发现的改进的余地。之后，将讨论根据第一实施例的技术思想作为改进的措施。

<相关技术的描述>

在本说明书中，“相关技术”是涉及本发明人发现的新问题的技术。该技术不是公知的，而是根据新技术思想的假设技术(未知技术)来描述的。

图2是示意性示出根据相关技术的包括ge光电二极管pd的半导体器件的构造的剖面图。在图2中，根据相关技术的半导体器件包括由例如硅单晶制成的硅层sl。硅层sl充当光波导。硅层sl的表面区域掺杂有p型杂质，例如硼(b)，其在硅层sl的表面区域中形成p型半导体区域pr。如图2所示，包括例如氧化硅膜的绝缘膜if1在具有p型半导体区域pr的硅层sl上形成，并且开口部分地在绝缘膜if1上形成。p型半导体区域pr从开口暴露，并且ge光电二极管在p型半导体区域pr上形成。换句话说，在图2的相关技术中，充当受光元件的ge光电二极管pd与p型半导体区域pr接触地形成。具体而言，如图2所示，ge光电二极管pd具有在p型半导体区域pr上形成的结构。此时，该结构包括本征锗层gl和在本征锗层gl上形成的n型锗层nr。因此，ge光电二极管pd构成pin光电二极管。

随后，如图2所示，形成层间绝缘膜il以便覆盖ge光电二极管pd。层间绝缘膜il具有穿透层间绝缘膜il的插塞(plug)plg1和插塞plg2。例如，插塞plg1耦合到在ge光电二极管pd上形成的n型锗层nr，而插塞plg2耦合到在硅层sl中形成的p型半导体区域pr。此时，插塞plg1和插塞plg2各自包括在接触孔的内壁上形成的阻挡导体膜和例如填充接触孔的导体膜。嵌入在接触孔中的导体膜是例如铝膜或钨膜。此外，如图2所示，在具有插塞plg1和插塞plg2的层间绝缘膜il上形成布线。布线包括例如耦合到插塞plg1的布线wl1和耦合到插塞plg2的布线wl2。

<改进的余地>

将讨论这样在相关技术中构造的ge光电二极管pd的制造工艺的改进的余地。具体而言，在用于制造ge光电二极管的硅半导体工艺中，ge是异种材料，因此改进的余地显然是对在硅半导体工艺中使用的半导体制造装置的ge污染。如图2所示，在相关技术的ge光电二极管pd中，构成ge光电二极管的n型锗层nr和插塞plg1彼此直接接触，从而改进的余地显然是ge污染。下面将参考附图来讨论改进的余地。

图3是用于说明相关技术中的改进的余地的示意图。如图3所示，在相关技术中的ge光电二极管pd的制造工艺中，形成层间绝缘膜il以覆盖ge光电二极管pd，然后根据例如光刻和蚀刻在层间绝缘膜il上形成接触孔cnt1和接触孔cnt2。此时，形成接触孔cnt1以到达构成ge光电二极管pd的n型锗层nr。因此，在层间绝缘膜il上形成接触孔cnt1的步骤中，到达n型锗层nr的接触孔cnt1的形成可以减少n型锗层nr的材料ge。因此，在形成接触孔cnt1的步骤中，如图3所示，ge分散到半导体制造装置中，从而导致对半导体制造装置的ge污染。换句话说，在相关技术中，形成接触孔cnt1以到达ge光电二极管pd的n型锗层nr，从而显现对半导体制造装置的ge污染。

特别是在硅光子中形成的硅波导对硅半导体工艺中的加工精度十分敏感。具体而言，硅波导上的粗糙(表面粗糙)度越高，则通过硅波导的光的散射越宽，这可能使硅波导的性能下降。因此，用于硅波导的硅半导体工艺允许以相对高的集成度进行精确加工。为此，允许以高集成度进行精确加工的硅半导体工艺也用于与硅波导一起形成ge光电二极管。

但是，在许多情况下，ge未用于通过允许精确加工的最先进的硅半导体工艺制造的集成电路。因此，ge是允许精确加工的最先进的硅半导体工艺中的异种材料。这需要在允许精确加工的最先进的硅半导体工艺中仔细防止作为异种材料的ge转移到除目标装置以外的半导体制造装置。例如，在暴露ge的步骤中，ge很可能污染其它半导体制造装置，因此需要进行应有的关注。因此，在暴露ge的硅半导体工艺中，半导体制造装置的清洗和更换的频率增加，从而导致更繁重的维护工作量和使半导体制造装置专用化的需要。

如图3所示，特别是在形成接触孔cnt1的步骤中，构成n型锗层nr的暴露的ge也暴露于蚀刻环境。这需要措施防止对在后续步骤中使用的半导体制造装置(包括干蚀刻器件、抗蚀剂去除器件和溅射器件)的污染。换句话说，在相关技术中，形成到达ge光电二极管pd的n型锗层nr的接触孔cnt1的步骤增加了对半导体制造装置的ge污染的影响。因此，除了ge暴露之外，本实施例的特征还特别地在于形成接触孔的步骤，其中构成n型锗层nr的ge也暴露于蚀刻环境中，并且提供了在形成接触孔的步骤中抑制对半导体制造装置的ge污染的措施。将根据本实施例讨论该措施的技术思想。

<实施例的基本思想>

根据本实施例的基本思想，在层间绝缘膜上形成接触孔的步骤中，不使接触孔形成为到达构成ge光电二极管的n型锗层，而是接触孔的形成在到达n型锗层之前停止。根据该基本思想，在形成接触孔的步骤中，n型锗层不从接触孔的底部暴露。这不会暴露ge，因此可以防止将ge暴露于蚀刻环境。因此，本实施例的基本思想可以在形成接触孔的步骤中有效地防止对半导体制造装置的ge污染。下面将描述根据本实施例的基本思想实现的ge光电二极管的构造。

<ge光电二极管的构造>

图4是示意性示出根据本实施例的ge光电二极管pd1的构造的平面图。在图4中，本实施例的ge光电二极管pd1在平面图中在矩形硅层sl上形成。此时，硅层sl耦合到光波导ow。本实施例的ge光电二极管pd1包括n型锗层nr。插塞plg1布置在n型锗层nr上。在平面图中，n型锗层nr包括在硅层sl中。插塞plg2布置在硅层sl上，以便耦合到硅层sl。

图5是沿图4的线a-a截取的剖面图。如图5所示，例如，p型半导体区域pr在由硅单晶制成的硅层sl中形成。ge光电二极管pd1在p型半导体区域pr上形成。此时，如图4所示，硅层sl耦合到光波导ow并充当光波导层。ge光电二极管pd1被构造为接收通过充当光波导层的硅层sl传播的光。换句话说，本实施例的ge光电二极管pd1被构造为接收图4中的从光波导ow传播到硅层sl的光。换句话说，本实施例的ge光电二极管pd1与硅层sl接触，以便接收通过充当光波导层的硅层sl传播的光。

随后，如图5所示，形成包括例如氧化硅膜的绝缘膜if1，以覆盖具有p型半导体区域pr的硅层sl。绝缘膜if1具有开口，从中部分暴露p型半导体区域pr的表面。在从开口暴露的p型半导体区域pr的表面上，在开口内部形成本征锗层gl。此外，在本征锗层gl上形成n型锗层nr。

如上所述，根据本实施例的ge光电二极管pd1的结构在硅层sl上形成。如图5所示，根据本实施例的ge光电二极管pd1的结构在穿透绝缘膜if1的开口上形成。此外，根据本实施例的ge光电二极管pd1的结构在p型半导体区域pr上形成，其中p型半导体区域pr在硅层sl的表面上形成。此时，硅层sl和p型半导体区域pr由硅(si)制成，而构成ge光电二极管pd1的结构的本征锗层gl和n型锗层nr由锗(ge)制成。

之后，如图5所示，形成包括例如氧化硅膜的层间绝缘膜il，以覆盖在p型半导体区域pr上形成的ge光电二极管pd1。此外，在层间绝缘膜il上形成插塞plg1，使得插塞plg1的底部在层间绝缘膜il中停止，而不到达ge光电二极管pd1的n型锗层nr。插塞plg1电耦合到在层间绝缘膜il上形成的布线wl1。层间绝缘膜il和绝缘膜if1还具有穿透层间绝缘膜il和绝缘膜if1并到达p型半导体区域pr的插塞plg2。插塞plg2电耦合到在层间绝缘膜il的上表面上形成的布线wl2。

插塞plg1和插塞plg2各自包括例如由钛/氮化钛膜构成的阻挡导体膜和铝膜(铝合金膜)或钨膜，而布线wl1和布线wl2各自包括例如由钛/氮化钛膜构成的阻挡导体膜和铝膜(铝合金膜)。

在这样根据本实施例构造的ge光电二极管pd1中，插入在p型半导体区域pr和n型锗层nr之间的本征锗层gl被耗尽以充当耗尽层。因此，当具有比锗的带隙大的能量的光入射到充当耗尽层的本征锗层gl上时，价带中的电子被激发到导带，从而产生空穴-电子对。激发到导带的电子然后通过耗尽层中的电场被注入到n型锗层nr中，而在价带中形成的正空穴通过耗尽层中的电场被注入到p型半导体区域pr中。因此，注入到n型锗层nr中的电子沿着n型锗层nr、(电容耦合)、插塞plg1和布线wl1的通路流动，而注入到p型半导体区域pr中的正空穴沿着p型半导体区域pr、插塞plg2和布线wl2的通路流动。因此，可以理解，本实施例的ge光电二极管pd1实现将入射光转换为电信号(电流)的光电转换的功能。在本实施例中，特别地，假设沿着图4中的光波导ow、硅层sl、p型半导体区域pr和本征锗层gl的通路传输的光(光信号)是例如几十ghz的高频率的光信号。因此，如图5所示，即使ge光电二极管pd1的n型锗层nr和插塞plg1彼此不直接接触，ge光电二极管pd1中的n型锗层nr与插塞plg1之间的电容性元件也针对通过对高频光信号进行光电转换而产生的高频电信号发挥功能，层间绝缘膜il介于n型锗层nr和插塞plg1之间。换句话说，作为n型锗层nr和插塞plg1之间的电容耦合的结果，高频电信号可以在n型锗层nr和插塞plg1之间电传输。这证明了插塞plg1充当用于通过对输入到本征锗层gl和n型锗层nr的光信号进行光电转换而产生的电信号的传输线。

如上所述，本实施例的半导体器件被提供有包括本征锗层gl和n型锗层nr的ge光电二极管pd1、与n型锗层nr分离的插塞plg1和介于n型锗层nr与插塞plg1之间的层间绝缘膜il。换句话说，在本实施例的半导体器件中，n型锗层nr和插塞plg1彼此不接触。

<制造ge光电二极管的方法>

这样根据本实施例构造了包括ge光电二极管pd1的半导体器件。下面将参考附图讨论制造方法。

首先，如图6所示，制备soi基板，其包括支承基板(未示出)、在支承基板上形成的嵌入绝缘层(未示出)以及在嵌入绝缘层上形成的硅层sl。然后，通过光刻和蚀刻对soi基板的硅层sl进行图案化。具体而言，硅层sl被图案化以形成光波导层。之后，通过光刻和离子植入对硅层sl植入p型杂质，例如硼(b)，从而在硅层sl的表面上形成p型半导体区域pr。

之后，如图6所示，形成绝缘膜if1，以覆盖图案化的硅层sl。绝缘膜if1包括例如氧化硅膜，并且可以通过例如化学汽相沉积(cvd)形成。因此，图案化的硅层sl被绝缘膜if1和嵌入绝缘层包围。由于氧化硅膜具有比硅层sl低的折射率，因此形成了光波导层，其中具有高折射率的硅层sl用作芯层，并且具有低折射率的氧化硅膜用作覆层。换句话说，通过硅层sl传播的光被具有低折射率的覆层完全反射，因此光传播通过用作芯层的硅层sl，而不会泄漏到覆层中。

随后，如图6所示，通过光刻和蚀刻在绝缘膜if1上形成穿透绝缘膜if1的开口。这使得从开口的底部部分暴露p型半导体区域pr的表面。之后，如图6所示，通过在从开口的底部暴露的p型半导体区域pr的表面上选择性外延生长来形成本征锗层gl。具体而言，本征锗层gl可以主要通过用单锗烷气体的选择性外延生长来形成。随后，通过在同一腔室中对单锗烷气体添加磷化氢气体的选择性外延生长，形成n型锗层nr以覆盖本征锗层gl的表面。因此，如图6所示，形成n型锗层nr以覆盖本征锗层gl的表面。以这种方式，可以通过要被供应的源气体在同一腔室中被改变的连续的选择性外延生长来形成包括本征锗层gl和n型锗层nr的ge光电二极管pd1的结构。

本实施例描述了通过源气体被改变的连续的外延生长来形成本征锗层gl和n型锗层nr的示例。本发明不限于本实施例的技术思想。例如，在通过选择性外延生长形成本征锗层gl之后，可以通过光刻和离子植入对本征锗层gl的表面掺杂n型杂质，例如磷(p)，以便形成n型锗层nr。

随后，如图7所示，层间绝缘膜il在soi基板上以及ge光电二极管pd1的结构上形成。例如，可以通过cvd使用氧化硅膜形成层间绝缘膜il。

之后，如图8所示，通过光刻和蚀刻在层间绝缘膜il上形成接触孔cnt1，使得接触孔cnt1的底部布置在层间绝缘膜il中而不到达n型锗层nr。此外，形成接触孔cnt2，以穿透层间绝缘膜il和绝缘膜if1并且到达p型半导体区域pr的表面。此时，例如，本实施例的接触孔cnt1和接触孔cnt2在不同的步骤中形成。这是因为层间绝缘膜il的蚀刻量在底部未到达n型锗层nr的表面的接触孔cnt1和底部到达p型半导体区域pr的接触孔cnt2之间不同。

随后，如图5所示，在包括接触孔cnt1和接触孔cnt2的层间绝缘膜il的表面上形成阻挡导体膜，然后在阻挡导体膜上形成铝膜(铝合金膜)。此外，在铝膜上形成阻挡导体膜。这可以形成具有被填充的接触孔cnt1和cnt2的插塞plg1和插塞plg2，并且形成覆盖层间绝缘膜il的表面的层压膜(阻挡导体膜+铝膜+阻挡导体膜)。此时，例如，阻挡导体膜包括钛膜(ti膜)和氮化钛膜(tin膜)，并且可以通过溅射形成。铝膜也可以通过溅射形成。此外，铝膜可以用铝合金膜(例如al-si-cu膜)代替。

之后，在层间绝缘膜il的表面上形成的层压膜通过光刻和蚀刻被图案化，从而形成电耦合到插塞plg1的布线wl1和电耦合到插塞plg2的布线wl2。以这种方式，可以根据本实施例制造包括ge光电二极管pd1的半导体器件。

在本实施例中，通过使用(但不限于)阻挡导体膜和铝膜来形成插塞plg1和插塞plg2。例如，插塞plg1和插塞plg2可以通过使用阻挡导体膜和钨膜形成。布线wl1和布线wl2不限于铝线，并且可以是例如通过镶嵌(damascence)方法形成的铜线。

<实施例的特征>

下面将描述本实施例的特征。例如，如图5所示，本实施例的特征在于，ge光电二极管pd1的n型锗层nr和插塞plg1彼此不直接接触，并且n型锗层nr电容耦合到插塞plg1。换句话说，例如，本实施例的特征在于，在如图8所示的层间绝缘膜il上形成接触孔cnt1的步骤中，接触孔cnt1的形成没有到达ge光电二极管pd1的n型锗层nr，而是在到达n型锗层nr之前停止。根据本实施例的特征，在形成接触孔的步骤中，n型锗层nr不从接触孔cnt1的底部暴露。这使得不暴露ge，因此可以防止将ge暴露于蚀刻环境。因此，根据本实施例的特征，可以有效地防止在形成接触孔的步骤中对半导体制造装置的ge污染。

例如，在图2的相关技术中，ge光电二极管pd的n型锗层nr和插塞plg1彼此直接接触。在这种情况下，如图3所示，在层间绝缘膜il上形成接触孔cnt1的步骤中，形成接触孔cnt1以到达ge光电二极管pd的n型锗层nr。因此，如图3所示，在形成接触孔的步骤中，n型锗层nr从接触孔cnt1的底部暴露，并且ge暴露于蚀刻环境。

因此，在相关技术中，如图3所示，在形成接触孔cnt1的步骤中，ge被散播到半导体制造装置中，从而造成对半导体制造装置的ge污染。换句话说，在相关技术中，到达ge光电二极管pd的n型锗层nr的接触孔cnt1的形成显然造成对在形成接触孔的步骤之后使用的半导体制造装置的ge污染。

与相关技术不同地，如图8所示，在本实施例中，在到达n型锗层nr之前停止形成接触孔cnt1。这意味着在本实施例中，在形成接触孔的步骤中，n型锗层nr不从接触孔cnt1的底部暴露。因此，本实施例不暴露n型锗层nr，因此可以抑制将n型锗层nr暴露于蚀刻环境。这在形成接触孔的步骤中可以有效地防止对半导体制造装置的ge污染。

如上所述，根据本实施例的特征，在到达n型锗层nr之前停止形成接触孔cnt1，从而在形成接触孔的步骤中抑制了对半导体制造装置的ge污染。因此，如图5所示，n型锗层nr和插塞plg1彼此分离。在这种情况下，n型锗层nr和插塞plg1可以不彼此电耦合。关于这一点，显然，在直流信号(dc信号)的情况下，n型锗层nr和插塞plg1彼此不直接接触就不会彼此电耦合。但是，在本实施例的半导体器件中，几十ghz的光信号在ge光电二极管pd1中被光电转换为高频交流信号(ac信号)。即使n型锗层nr和插塞plg1彼此分离，也可以在n型锗层nr和插塞plg1之间传输高频交流信号。这是因为包括彼此分离的n型锗层nr和插塞plg1的构造意味着在n型锗层nr和插塞plg1之间存在层间绝缘膜il，如图5所示，并且该构造允许n型锗层nr和插塞plg1用作电极，并形成层间绝缘膜il用作电容绝缘膜的电容。换句话说，响应于直流信号，电容的阻抗是无限大的，并且与信号频率(角频率)和电容值的乘积的倒数成比例。因此，响应于高频交流信号，电容的阻抗降低。在极端情况下，电容的阻抗随着交流信号的频率而降低，并且当交流信号具有无限大的频率时，电容的阻抗基本上变为0，从而导致短路。换句话说，在本实施例的半导体器件中使用高频交流信号，因此即使绝缘膜(层间绝缘膜il)介于n型锗层nr和插塞plg1之间，n型锗层nr和插塞plg1也可以通过电容耦合彼此电耦合。如上所述，根据本实施例的特征，在到达n型锗层nr之前停止形成接触孔cnt1，从而在形成接触孔的步骤中有效地防止对半导体制造装置的ge污染。根据本实施例的特征，通过n型锗层nr和插塞plg1之间的间接电容耦合，n型锗层nr和插塞plg1可以响应于高频交流信号而彼此电耦合。

具体而言，例如，如果n型锗层nr的上表面与插塞plg1的底部之间的距离为50nm，并且插塞plg1具有2x10(μm²)的底面积，那么响应于10ghz或更高的交流信号，电容具有1ω或更小的阻抗。电容值具有与n型锗层nr和插塞plg1彼此直接接触的情况下基本上相同的阻抗。此外，n型锗层nr和插塞plg1之间的间接电容耦合可以响应于高频交流信号而电耦合n型锗层nr和插塞plg1。

对于在n型锗层nr和插塞plg1之间形成的电容，介于n型锗层nr和插塞plg1之间的电容绝缘膜理想地具有最小厚度。换句话说，在形成接触孔的步骤中，接触孔cnt1的底部理想地在最靠近n型锗层nr处停止。这是因为电容的阻抗与电容值成反比，即，电容的电容值随着电容绝缘膜的厚度的降低而增加，因此电容的阻抗响应于高频交流信号而降低，以便促进高频交流信号在彼此电容耦合的n型锗层nr和插塞plg1之间的传输。此外，考虑到电容的阻抗的减小，扩大插塞plg1的底部尺寸也是有效的。这是因为电容的电容值不仅与电容绝缘膜的厚度成反比，而且与对置电极的面积成比例。换句话说，扩大插塞plg1的底部尺寸增加了电容的电容值，以便响应于高频交流信号而减小电容的阻抗。这促进了高频ac信号在彼此电容耦合的n型锗层nr和插塞plg1之间的传输。

<第一修改>

下面将描述第一修改。图9是示意性示出根据第一修改的包括ge光电二极管pd1的半导体器件的构造的剖面图。在图9中，第一修改的特征在于，形成绝缘膜if2，以覆盖作为ge光电二极管pd1的构成元件的本征锗层gl和n型锗层nr。绝缘膜if2特别地包括与构成层间绝缘膜il的氧化硅膜不同的膜。具体而言，绝缘膜if2例如包括具有与氧化硅膜的蚀刻选择比的氮化硅膜或氮氧化硅膜。

在这种情况下，如图9所示，在n型锗层nr和插塞plg1之间形成绝缘膜if2，从而允许绝缘膜if2充当具有由n型锗层nr和插塞plg1形成的电容的电容绝缘膜。

这样根据第一修改构造出的半导体器件可以实现以下优点。如图10所示，第一个优点是当通过蚀刻在层间绝缘膜il上形成接触孔cnt1时，绝缘膜if2可以充当蚀刻阻挡件。具体而言，绝缘膜if2包括具有与构成层间绝缘膜il的氧化硅膜的蚀刻选择比的膜，因此当蚀刻氧化硅膜以形成接触孔cnt1时，接触孔cnt1的底部自动在绝缘膜if2的表面处停止。换句话说，在第一修改中，在到达n型锗层nr之前，接触孔cnt1的形成可以自动停止，而无需控制蚀刻时间。因此，根据第一修改，ge光电二极管pd1的n型锗层nr和插塞plg1彼此不直接接触，从而容易且可靠地有利地获得n型锗层nr和插塞plg1的电容耦合结构。

在第一修改中，特别是充当蚀刻阻挡件的绝缘膜if2仅在锗层上形成，因此如图10所示，接触孔cnt1和接触孔cnt2可以在相同工艺中在不同深度处形成。这是因为在深接触孔cnt2的形成中，在充当蚀刻阻挡件的绝缘膜if2自动从接触孔cnt1的底部暴露之后，在浅接触孔cnt1中不继续进行蚀刻。换句话说，在浅接触孔cnt1的下方提供充当蚀刻阻挡件的绝缘膜if2，而在深接触孔cnt2的下方不提供绝缘膜if2。这可以在相同的蚀刻工艺中在不同深度处形成接触孔cnt1和接触孔cnt2。因此，第一修改可以简化形成接触孔cnt1和接触孔cnt2的步骤。

如上所述，在第一修改中，绝缘膜if2被提供为覆盖本征锗层gl和n型锗层nr。因此，在形成接触孔的简化步骤中，可以容易且可靠地非常有效地获得n型锗层nr和插塞plg1的电容耦合结构。

第二个优点是绝缘膜if2包括氮化硅膜或氮氧化硅膜，因此充当电容绝缘膜的绝缘膜if2可以具有比氧化硅膜高的介电常数。因此，电容的电容值随着充当电容绝缘膜的绝缘膜if2的介电常数而增加，使得电容的阻抗响应于高频交流信号而降低。这可以有利地促进高频交流信号在彼此电容耦合的n型锗层nr和插塞plg1之间的传输。

<第二修改>

下面将描述第二修改。在第一修改的示例中，充当蚀刻阻挡件的绝缘膜if2包括氮化硅膜或氮氧化硅膜。在第二修改中，绝缘膜if2用充当蚀刻阻挡件的本征硅膜代替。具体而言，第二修改的特征在于介于n型锗层nr和插塞plg1之间的本征硅膜。换句话说，第二修改的特征在于，形成本征硅膜，以覆盖作为ge光电二极管pd1的构成元件的本征锗层gl和n型锗层nr。本征硅膜特别地与构成层间绝缘膜il的氧化硅膜不同，因此可以获得与氧化硅膜的蚀刻选择比。

在这种情况下，在n型锗层nr和插塞plg1之间形成本征硅膜，从而允许本征硅膜充当具有由n型锗层nr和插塞plg1形成的电容的电容绝缘膜。在这种构造中，本征硅膜是未掺杂导电杂质的半导体膜，因此仅具有几个载流子并具有高电阻。因此，在第二修改中，本征硅膜被认为是电容绝缘膜。这证明了在第二修改中介于n型锗层nr和插塞plg1之间的本征硅膜引起n型锗层nr和插塞plg1之间的电容耦合。

同样在第二修改的构造中，如在第一修改中那样，本征硅膜充当蚀刻阻挡件。因此，在第二修改中同样，在形成接触孔的简化步骤中，覆盖本征锗层gl和n型锗层nr的本征硅膜可以容易且可靠地非常有效地获得n型锗层nr和插塞plg1的电容耦合结构。

此外，本征硅膜具有比氧化硅膜高的介电常数，因此可以获得与第一修改相同的效果。具体而言，电容的电容值随着充当电容绝缘膜的本征硅膜的介电常数而增加，使得电容的阻抗响应于高频交流信号而降低。这可以有利地促进高频交流信号在彼此电容耦合的n型锗层nr和插塞plg1之间的传输。

此外，第二实施例可以获得特定于本征硅膜的优点。该优点将在下面讨论。在第二修改中，首先通过用单锗烷气体选择性外延生长来形成本征锗层gl，然后通过在同一腔室中对单锗烷气体添加磷化氢气体的选择性外延生长，形成n型锗层nr以覆盖本征锗层gl的表面。之后，在同一腔室中，通过选择性外延生长在n型锗层nr上形成本征硅膜。在该工艺中，本征锗层gl和n型锗层nr用本征硅膜覆盖。由于本征锗层gl和n型锗层nr没有被暴露，因此在形成本征锗层gl和n型锗层nr之后的输送步骤中以及在形成层间绝缘膜il的后续步骤中可以有效地防止对半导体制造装置的ge污染。换句话说，根据第二修改，可以在形成本征锗层gl和n型锗层nr之后的输送步骤中和在形成层间绝缘膜il的随后步骤中以及形成接触孔的步骤中防止ge的暴露。这可以在多个步骤中十分有效地抑制对半导体制造装置的ge污染。

<第三修改>

下面将描述第三修改。图11是示意性示出根据第三修改的包括ge光电二极管pd1的半导体器件的构造的剖面图。在图11中，第三修改的特征在于，形成硅膜sf1以覆盖本征锗层gl和n型锗层nr，并且在硅膜sf1上形成本征硅膜sf2。换句话说，如图11所示，第三修改的特征在于，硅膜sf1和本征硅膜sf2介于n型锗层nr和插塞plg1之间，使得硅膜sf1与n型锗层nr接触并掺杂有n型杂质，并且本征硅膜sf2与硅膜sf1接触。同样在第三修改的构造中，可以获得与第二修改相同的效果。

下面将根据第三修改描述半导体器件的制造工艺。首先，如图12所示，制备soi基板，其包括支承基板(未示出)、在支承基板上形成的嵌入绝缘层(未示出)以及在嵌入绝缘层上形成的硅层sl。然后，通过光刻和蚀刻对soi基板的硅层sl进行图案化。具体而言，硅层sl被图案化以形成光波导层。之后，通过光刻和离子植入对硅层sl植入p型杂质，例如硼(b)，从而在硅层sl的表面上形成p型半导体区域pr。

之后，如图12所示，形成绝缘膜if1以覆盖图案化的硅层sl。例如，绝缘膜if可以由氧化硅膜构成，并且可以通过化学汽相沉积(cvd)形成。

随后，如图12所示，通过光刻和蚀刻在绝缘膜if1上形成穿透绝缘膜if1的开口。这使得从开口的底部部分暴露p型半导体区域pr的表面。之后，如图12所示，通过在从开口的底部暴露的p型半导体区域pr的表面上选择性外延生长来形成本征锗层gl。在同一腔室中，然后通过选择性外延生长在本征锗层gl上形成硅膜sf1。在该步骤之后，半导体器件从腔室输送。此时，在第三修改中，本征锗层gl的表面被硅膜sf1覆盖，因此本征锗层gl没有被暴露。因此，在形成本征锗层gl之后的输送步骤中，也可以有效地防止对半导体制造装置的ge污染。

之后，如图13所示，通过光刻和离子植入对本征锗层gl的表面掺杂n型杂质，例如磷(p)，以便形成n型锗层nr。此时，覆盖本征锗层gl的硅膜sf1也用n型杂质掺杂，使得硅膜sf1为n型硅膜。此外，在离子植入的步骤中，本征锗层gl的表面被硅膜sf1覆盖，因此本征锗层gl没有被暴露。因此，在形成本征锗层gl之后的离子植入步骤中，也可以有效地防止对半导体制造装置的ge污染。

随后，如图14所示，通过例如选择性外延生长，在硅膜sf1上形成本征硅膜sf2。之后，如图15所示，形成包括例如氧化硅膜的层间绝缘膜il，以覆盖本征硅膜sf2。此外，在形成层间绝缘膜的步骤中，本征锗层gl的表面被硅膜sf1和本征硅膜sf2覆盖，从而防止暴露本征锗层gl。因此，在形成本征锗层gl之后的形成层间绝缘膜的步骤中，也可以有效地防止对半导体制造装置的ge污染。

随后，如图16所示，通过光刻和蚀刻在层间绝缘膜il上形成接触孔cnt1和接触孔cnt2。同样在第三修改中，本征硅膜sf2可以在层间绝缘膜il上形成接触孔cnt1时充当蚀刻阻挡件。具体而言，本征硅膜sf2包括具有与构成层间绝缘膜il的氧化硅膜的蚀刻选择比的膜，因此当蚀刻氧化硅膜以形成接触孔cnt1时，接触孔cnt1的底部在本征硅膜sf2的表面处自动停止。换句话说，在第三修改中，在到达n型锗层nr之前，接触孔cnt1的形成也可以在不控制蚀刻时间的情况下自动停止。因此，在第三修改中，ge光电二极管pd1的n型锗层nr和插塞plg1也彼此不直接接触，从而容易且可靠地有利地获得n型锗层nr和插塞plg1的电容耦合结构。

此时，在第三修改中，如图16所示，接触孔cnt1的形成也在到达n型锗层nr之前停止。这意味着根据第三修改，在形成接触孔的步骤中，n型锗层nr也不从接触孔cnt1的底部暴露。因此，第三修改没有暴露n型锗层nr，因此可以抑制将n型锗层nr暴露于蚀刻环境。这可以在形成接触孔的步骤中有效地防止对半导体制造装置的ge污染。

后续步骤与实施例的那些步骤类似，因此省略其说明。如上所述，可以根据第三修改制造包括ge光电二极管pd1的半导体器件。根据第三修改，即使通过离子植入形成n型锗层nr，也可以在形成本征锗层gl之后的输送步骤、随后的离子植入步骤、和形成层间绝缘膜的步骤以及在形成接触孔的步骤中防止ge的暴露。因此，在第三修改中，也可以在多个步骤中十分有效地抑制对半导体制造装置的ge污染。

以上根据实施例具体描述了本发明人所作出的发明。显然，本发明不限于实施例，并且可以在本发明的范围内以各种方式进行改变。