功率模块用基板的制作方法

本发明涉及一种具备陶瓷基板及形成于该陶瓷基板的一个面且具有电路图案的电路层的功率模块用基板。

本申请主张基于2016年5月19日于日本申请的专利申请2016-100615号的优先权，并将其内容援用于此。

背景技术：

led或功率模块等半导体装置构成为在由导电材料构成的电路层上接合有半导体元件的结构。

为了控制风力发电、电动汽车等电动车辆等而使用的大功率控制用功率半导体元件中，发热量多，因此作为搭载该元件的基板，一直以来广泛利用例如在由aln(氮化铝)等构成的陶瓷基板的一个面接合了导电性优异的金属板作为电路层的功率模块用基板。并且，有时在陶瓷基板的另一个面接合金属板作为金属层。

例如，专利文献1中示出的功率模块用基板构成为通过在陶瓷基板的一个面接合cu板来形成电路层的结构。该功率模块用基板中，在陶瓷基板的一个面上设置cu-mg-ti钎料来配置cu板，并进行加热处理，由此接合有cu板。

但是，若如专利文献1中公开的那样设置cu-mg-ti钎料来接合陶瓷基板和cu板，则会在陶瓷基板的附近形成包含cu、mg或ti的金属间化合物。

该形成于陶瓷基板附近的金属间化合物较硬，因此对功率模块用基板负载冷热循环时在陶瓷基板产生的热应力变大，存在容易在陶瓷基板产生龟裂的问题。

并且，接合陶瓷基板与电路层时，若在陶瓷基板的附近形成硬的金属间化合物，则陶瓷基板与电路层的接合率下降，有可能无法良好地进行接合。

因此，例如专利文献2、3中，提出有利用cu-p-sn系钎料及ti材料接合陶瓷基板与成为电路层的铜板而成的功率模块用基板。

这些专利文献2、3中记载的发明中，在陶瓷基板侧形成cu-sn层，在该cu-sn层上形成包含ti的金属化合物层，在陶瓷基板的附近不配设硬的金属间化合物层，因此能够减少负载冷热循环时在陶瓷基板产生的热应力，从而能够抑制在陶瓷基板产生龟裂的现象。

专利文献1：日本专利第4375730号公报

专利文献2：日本特开2015-043392号公报

专利文献3：日本特开2015-065423号公报

但是，专利文献2、3中示出的功率模块用基板中，有时为了在电路层上形成电路图案而进行蚀刻处理。进行蚀刻处理时，利用适于蚀刻将成为电路层的铜板的蚀刻剂时，由于cu-sn层及金属间化合物层的蚀刻速度与铜板不同，因此有时会在电路图案的端面(蚀刻端面)上残留有cu-sn层及金属间化合物层。其中，根据所残留的cu-sn层及金属间化合物层的形状，电荷有可能局部地集中在电路层的电路图案的端部，导致局部放电特性及耐电压特性的恶化。

技术实现要素：

本发明是鉴于前述情况而完成的，其目的在于提供一种功率模块用基板，其通过在形成于陶瓷基板的一个面的电路层中规定电路图案的端部形状，能够抑制局部放电特性及耐电压特性的恶化。

为了解决前述课题，本发明的功率模块用基板是一种具备陶瓷基板及形成于该陶瓷基板的一个面且具有电路图案的电路层的功率模块用基板，其特征在于，所述电路层由cu或cu合金构成，在该电路层与所述陶瓷基板的界面，从所述陶瓷基板侧依次层叠有sn固溶于cu中而成的cu-sn层及含有ti的ti含有层，在所述电路层的所述电路图案的端部的剖面形状中，所述陶瓷基板的表面与所述cu-sn层的端面所呈的角度θ被设为80°以上且100°以下的范围内，所述cu-sn层或所述ti含有层自所述电路层的端面的最大突出长度l被设为2μm以上且15μm以下的范围内。

根据本发明的功率模块用基板，所述电路层由cu或cu合金构成，在该电路层与所述陶瓷基板的界面上层叠配置有cu-sn层及ti含有层，在所述电路层的所述电路图案的端部的剖面形状中，所述陶瓷基板的表面与所述cu-sn层的端面所呈的角度θ被设为80°以上且100°以下的范围内，因此在电路图案的端部不会形成呈锐角形状的部位，能够抑制电荷集中的现象。由此，能够抑制产生局部放电。

并且，所述cu-sn层或所述ti含有层自所述电路层的端面的最大突出长度l被设为2μm以上且15μm以下的范围内，因此能够抑制电荷集中在突出部分的前端的现象，从而能够抑制局部放电特性及耐电压特性的恶化。

在此，本发明的功率模块用基板中，优选在所述电路层的所述电路图案的端部的剖面形状中，所述ti含有层的端面位于所述cu-sn层的端面的延长线上。

此时，所述cu-sn层与所述ti含有层平滑地连接，能够抑制电荷集中在cu-sn层与ti含有层的界面的现象，从而能够进一步抑制局部放电特性及耐电压特性的恶化。

根据本发明，能够提供一种通过在形成于陶瓷基板的一个面的电路层中规定电路图案的端部形状来能够抑制局部放电特性及耐电压特性的恶化的功率模块用基板。

附图说明

图1是利用本发明的实施方式所涉及的功率模块用基板的功率模块的示意图。

图2是图1所示的功率模块用基板的电路层与陶瓷基板的接合界面中的剖面的示意图。

图3是表示形成于图1所示的功率模块用基板的电路层的电路图案端部的剖面形状的具体例的示意图及基于sem的观察图像。

图4是表示形成于图1所示的功率模块用基板的电路层的电路图案端部的剖面形状的具体例的示意图。

图5是本发明的实施方式所涉及的功率模块用基板的制造方法及功率模块的制造方法的流程图。

图6是本发明的实施方式所涉及的功率模块用基板的制造方法的示意图。

图7是本发明的实施方式中的功率模块的制造方法的示意图。

图8是利用本发明的另一实施方式所涉及的功率模块用基板的功率模块的示意图。

具体实施方式

以下，参考附图对本发明的实施方式进行说明。另外，以下的说明中，“钎料(brazingfillermaterial)”并不一定限定于包含铅的材料。

图1中示出具备本实施方式所涉及的功率模块用基板10的功率模块1。

该功率模块1具备配设有电路层12及金属层13的功率模块用基板10、经由接合层2接合于电路层12的一个面(图1中的上表面)的半导体元件3及经由接合层32接合于功率模块用基板10的另一侧(图1中的下侧)的散热器30。

如图1所示，功率模块用基板10具备陶瓷基板11、配设于该陶瓷基板11的一个面(图1中的上表面)的电路层12及配设于陶瓷基板11的另一个面(图1中的下表面)的金属层13。

陶瓷基板11由绝缘性高的aln(氮化铝)、si3n4(氮化硅)、al2o3(氧化铝)等陶瓷构成。本实施方式中，由散热性优异的aln(氮化铝)构成。并且，陶瓷基板11的厚度被设定为0.2～1.5mm的范围内，本实施方式中被设定为0.635mm。

电路层12通过在陶瓷基板11的一个面接合由具有导电性的cu或cu合金构成的cu板22来形成。

本实施方式中，如图6所示，通过如下方式来形成电路层12：在陶瓷基板11的一个面层叠cu-p-sn系钎料24、ti材料25、由无氧铜构成的cu板22并进行加热处理，从而将cu板22接合于陶瓷基板11。另外，本实施方式中，作为cu-p-sn系钎料24，使用cu-p-sn-ni钎料。

其中，电路层12的厚度被设定为0.1mm以上1.0mm以下的范围内，本实施方式中被设定为0.3mm。

通过如下方式来形成金属层13：在陶瓷基板11的另一个面，经由cu-p-sn系钎料24接合由cu或cu合金构成的cu板23。本实施方式中，如图6所示，通过如下方式来形成金属层13：在陶瓷基板11的另一个面层叠cu-p-sn系钎料24、ti材料25、由无氧铜构成的cu板23并进行加热处理，从而将cu板23接合于陶瓷基板11。另外，本实施方式中，作为cu-p-sn系钎料24，使用cu-p-sn-ni钎料。

其中，金属层13的厚度被设定为0.1mm以上1.0mm以下的范围内，本实施方式中被设定为0.3mm。

图2中示出陶瓷基板11与电路层12(金属层13)的接合界面的示意图。如图2所示，形成为在陶瓷基板11与电路层12(金属层13)的接合界面，层叠有位于陶瓷基板11侧的cu-sn层14及含有ti的ti含有层15的结构。本实施方式中，ti含有层15形成为层叠有含有ti及p的第1金属间化合物层16、ti层18、含有cu与ti的第2金属间化合物层17的结构。cu-sn层14中，sn固溶于cu中。第1金属间化合物层16主要由ti及p构成，ti层18主要由ti构成，第2金属间化合物层17主要由cu和ti构成，但这些层也可以包含其他元素。

半导体元件3由si等半导体材料构成。该半导体元件3与电路层12经由接合层2接合。

接合层2例如设为sn-ag系、sn-in系、或者sn-ag-cu系的焊锡材料。

散热器30用于发散来自前述功率模块用基板10的热。该散热器30由cu或cu合金构成，本实施方式中由磷脱氧铜构成。该散热器30中设置有供冷却用流体流动的流路31。另外，本实施方式中，散热器30与金属层13经由由焊锡材料构成的接合层32接合。

并且，在作为本实施方式的功率模块用基板10的电路层12上，通过进行蚀刻处理形成有电路图案。

在该电路层12的电路图案的端部的剖面形状中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为80°以上且100°以下的范围内。并且，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l(从电路层12的端面突出的cu-sn层14及ti含有层15的长度的最大值)被设为2μm以上且15μm以下的范围内。

其中，电路图案的端部是包含在电路图案中的配线的一端部。电路图案的端部的剖面形状是与陶瓷基板11的表面垂直且与电路图案的端部中的配线的伸长方向平行的剖面中的电路图案的端部的形状。求出角度θ时，将连结该剖面中的陶瓷基板11与cu-sn层14的接合端、和从接合端沿水平方向20μm为止的范围内的陶瓷基板11表面的凹凸的最高点与最低点的中间点的直线定义为陶瓷基板11的表面。最大突出长度l是上述剖面中的电路层12的端面的ti含有层15侧端至从电路层12的端面突出的cu-sn层14的端面及ti含有层15的端面为止的、与陶瓷基板11的表面平行的方向上的长度的最大值。为了获得基于将角度θ及最大突出长度l设为上述范围内的后述效果，优选包含在电路图案中的至少一个配线的一端部中角度θ及最大突出长度l包含在上述范围，更优选在两端部中角度θ及最大突出长度l包含在上述范围，进一步优选在电路图案的所有配线的两端部中角度θ及最大突出长度l包含在上述范围。

参考图3及图4，对电路层12的电路图案的端部的剖面形状的具体例进行说明。

图3的(a)中，在电路图案的端部中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为大致90°(88°≤θ≤92°)，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为15μm以内。另外，图3的(b-1)是基于sem的观察图像，图3的(b-2)是放大图3的(b-1)的电路图案端部附近的图。从图3的(b-2)可知，在从电路层12的端面突出的部分也可观察到ti含有层15。

图3的(c)中，在电路图案的端部中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为超过90°且100°以下的范围，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为15μm以内。并且，ti含有层15的端面位于cu-sn层14的端面的延长线上。

图4的(a)中，在电路图案的端部中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为超过90°且100°以下的范围，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为15μm以内。并且，ti含有层15的端面比cu-sn层14的端面更向外侧(远离电路层12的端面的方向)突出。

图4的(b)中，在电路图案的端部中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为80°以上且小于90°的范围，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为15μm以内。并且，ti含有层15的端面比cu-sn层14的端面更向外侧突出。

图4的(c)中，在电路图案的端部中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为超过90°且100°以下的范围，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为15μm以内。并且，cu-sn层14的端面比ti含有层15的端面更向外侧突出。

其中，图3的(a)及图3的(c)所示的形状中，ti含有层15的端面位于cu-sn层14的端面的延长线上，电荷不易集中在这些界面，从而能够充分抑制局部放电特性及耐电压特性的恶化。

另外，即使是如图4的(a)、图4的(b)、图4的(c)那样的形状，若陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为80°以上且100°以下的范围内，且cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为2μm以上且15μm以下的范围内，则能够发挥抑制局部放电特性及耐电压特性的恶化的效果。

角度θ优选为85°以上且95°以下，更优选为88°以上且92°以下，但并不限定于此。并且，最大突出长度l优选为10μm以下，更优选为5μm以下，但并不限定于此。

接着，参考图5及图6，对作为本实施方式的功率模块用基板10的制造方法进行说明。

(层叠工序s01)

首先，如图6所示，在陶瓷基板11的一个面(图6中为上表面)，依次层叠cu-p-sn系钎料24、ti材料25及成为电路层12的cu板22，并且在陶瓷基板11的另一个面(图6中为下表面)，依次层叠cu-p-sn系钎料24、ti材料25及成为金属层13的cu板23(图6的(a))。即，在陶瓷基板11与cu板22及cu板23之间，在陶瓷基板11侧配置了cu-p-sn系钎料24，并在cu板22、23侧配置了ti材料25。另外，ti材料25与cu板22、23侧的接合面预先形成为平滑的面。

本实施方式中，cu-p-sn系钎料24的组成被设为cu-6.3mass％p-9.3mass％sn-7mass％ni，其固相线温度(熔化开始温度)被设为600℃。并且，本实施方式中，作为cu-p-sn系钎料24使用箔材，其厚度设为5μm以上且150μm以下的范围内。

并且，ti材料25的厚度被设为0.4μm以上且5μm以下的范围内。其中，关于ti材料25，厚度为0.4μm以上且小于1μm时，优选通过蒸镀或溅射来成膜，厚度为1μm以上且5μm以下时，优选使用箔材。另外，ti材料25的厚度的下限优选设为0.4μm以上，进一步优选设为0.5μm以上。ti材料25的厚度的上限优选设为1.5μm以下，进一步优选设为0.7μm以下。本实施方式中，作为ti材料25，使用厚度1μm、纯度99.8mass％的ti箔。

(加热处理工序s02)

接着，在沿层叠方向对cu板22、ti材料25、cu-p-sn系钎料24、陶瓷基板11、cu-p-sn系钎料24、ti材料25及cu板23进行加压(压力1kgf/cm²以上且35kgf/cm²以下(0.10mpa以上且3.43mpa以下))的状态下，装入真空加热炉内进行加热(图6的(b))。其中，本实施方式中，真空加热炉内的压力被设定为10^-6pa以上且10^-3pa以下的范围内，加热温度被设定为560℃以上且650℃以下的范围内，加热时间被设定为30分钟以上且360分钟以下的范围。

该加热处理工序s02中，ti材料25与cu板22、23通过固相扩散接合被接合，并且cu-p-sn系钎料24熔化而形成液相，且该液相凝固，由此经由cu-p-sn系钎料24，接合陶瓷基板11与ti材料25。此时，在电路层12及金属层13与陶瓷基板11的接合界面形成cu-sn层14及ti含有层15。

由此，在陶瓷基板11的一个面形成电路层12，并且在另一个面形成金属层13。

(电路图案形成工序s03)

接着，对电路层12进行蚀刻处理来形成电路图案。

本实施方式中，首先在电路层上形成抗蚀膜，对由cu或cu合金构成的电路层12进行蚀刻(cu蚀刻工序s31)。该cu蚀刻工序s31中，例如，优选使用包含氯化铁、氯化铜、硫酸等的蚀刻剂。另外，本实施方式中，在cu蚀刻工序s31中利用了喷雾蚀刻法(图6的(c))。

在上述cu蚀刻工序s31之后，对ti含有层15进行蚀刻(ti蚀刻工序s32)。该ti蚀刻工序s32中，例如优选使用在双氧水中添加了有机酸铵的蚀刻剂。例如，作为蚀刻剂，能够使用昭和电工公司(昭和電工社)制造的solfine(se-tw-10)。

另外，作为蚀刻条件，将液温设为70℃～80℃且将时间设为5分钟～20分钟即可。另外，本实施方式中，在ti蚀刻工序s32中利用了浸渍蚀刻法(图6的(d))。

并且，在ti蚀刻工序s32之后，对cu-sn层14进行蚀刻(cu-sn蚀刻工序s33)。该cu-sn蚀刻工序s33中，例如，能够使用过二硫酸铵水溶液。作为蚀刻条件，将液温设为25℃(常温)且将时间设为10分钟～20分钟即可。另外，本实施方式中，在cu-sn蚀刻工序s33中利用了浸渍蚀刻法(图6的(e))。

通过该电路图案形成工序s03，在电路层12形成电路图案，并且在电路图案的端部的剖面形状中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为80°以上且100°以下的范围内，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为2μm以上且15μm以下的范围内。另外，很难通过蚀刻将最大突出长度l设为小于2μm。

通过如以上的工序，制造作为本实施方式的功率模块用基板10。

(散热器接合工序s04)

并且，如图7所示，在该功率模块用基板10的金属层13的下表面，经由焊锡材料接合散热器30作为接合层32(图7(a))。

(半导体元件接合工序s05)

接着，如图7所示，在功率模块用基板10的电路层12的上表面，经由焊锡材料接合半导体元件3(图7的(b)和(c))。

由此，制造图1所示的功率模块1。

根据设为如以上的结构的本实施方式即功率模块用基板10，在由cu或cu合金构成的电路层12形成有电路图案，在该电路层12的电路图案的端部的剖面形状中，陶瓷基板11的表面与cu-sn层14的端面所呈的角度θ被设为80°以上且100°以下的范围内，因此在电路图案的端部不会形成呈锐角形状的部位，能够抑制电荷集中的现象。由此，能够抑制局部放电特性及耐电压特性的恶化。

并且，cu-sn层14或ti含有层15自电路层12的端面的最大突出长度l被设为2μm以上且15μm以下的范围内，因此能够抑制电荷集中在突出部分的前端的现象，能够抑制局部放电特性及耐电压特性的恶化。

而且，本实施方式中，如图3的(c)所示，在电路层12的电路图案的端部的剖面形状中，当ti含有层15的端面位于cu-sn层14的端面的延长线上时，cu-sn层14与ti含有层15平滑地连接，能够抑制电荷集中在cu-sn层14与ti含有层15的界面的现象，能够进一步抑制局部放电特性及耐电压特性的恶化。

以上，对本发明的实施方式进行了说明，但本发明并不限定于此，能够在不脱离其发明的技术思想的范围内适当进行变更。

本实施方式中，以在陶瓷基板的另一个面形成有由cu或cu合金构成的金属层的功率模块用基板进行了说明，但并不限定于此，可以不形成金属层，也可以形成由al或al合金构成的金属层。

具体而言，如图8所示，也可以是在陶瓷基板11的一个面形成由cu或cu合金构成的电路层12，在陶瓷基板11的另一个面形成由al或al合金构成的金属层113的功率模块用基板110。该功率模块用基板110中，通过接合具备流路131的散热器130与半导体元件3，构成图8所示的功率模块101。

另外，该功率模块用基板110中，能够同时进行在陶瓷基板11的一个面使用cu-p-sn系钎料及ti材料接合铜板来形成电路层12的工序和在陶瓷基板11的另一个面使用钎料接合由al或al合金构成的al板的工序。而且，使用al制散热器130时，还能够同时进行对金属层113与散热器130进行钎焊的工序。

并且，散热器的材质或结构并不限定于本实施方式，可以适当进行设计变更，也可以不具有散热器。

而且，本实施方式中，作为使用钎焊材料接合功率模块用基板与散热器的结构来进行了说明，但也可以设为在功率模块用基板与散热器之间设置润滑脂并通过螺丝固定等进行固定的结构。

并且，分别在cu蚀刻工序s31、ti蚀刻工序s32、cu-sn蚀刻工序s33中使用的蚀刻剂并不限定于本实施方式中例示的蚀刻剂，优选根据电路层的材质及结构、ti含有层的材质及结构、cu-sn层的材质及结构等选择并使用适于各层的蚀刻剂。

并且，上述实施方式中，举出使用cu-p-sn系钎料的箔材的功率模块用基板为例来进行了说明，但并不限定于此，还能够使用粉末或浆料。

而且，上述实施方式中，对作为cu-p-sn系钎料使用cu-p-sn-ni钎料或cu-p-sn钎料的功率模块用基板进行了说明，但也可以使用其他cu-p-sn系钎料。

其中，cu-p-sn系钎料的p的含量优选被设为3mass％以上且10mass％以下。

p是具有降低钎料的熔化开始温度的作用效果的元素。并且，该p是具有如下作用效果的元素，即，用通过p氧化而产生的p氧化物覆盖钎料表面，由此防止钎料的氧化，并且由流动性良好的p氧化物覆盖已熔化的钎料的表面，由此提高钎料的润湿性。

p的含量小于3mass％时，无法充分获得降低钎料的熔化开始温度的效果，且有可能导致钎料的熔化开始温度上升或钎料的流动性不充分，陶瓷基板与电路层的接合性下降。并且，p的含量超过10mass％时，会形成大量脆弱的金属间化合物，有可能导致陶瓷基板与电路层的接合性或接合可靠性下降。

从这种理由考虑，cu-p-sn系钎料中包含的p的含量优选设为3mass％以上且10mass％以下的范围内。

并且，cu-p-sn系钎料的sn的含量优选被设为0.5mass％以上且25mass％以下。

sn是具有降低钎料的熔化开始温度的作用效果的元素。sn的含量为0.5mass％以上时，能够可靠地降低钎料的熔化开始温度。

并且，sn的含量为25mass％以下时，能够抑制钎料的低温脆化，能够提高陶瓷基板与电路层的接合可靠性。

从这种理由考虑，cu-p-sn系钎料中的sn的含量优选设为0.5mass％以上且25mass％以下的范围内。

并且，cu-p-sn系钎料可以以2mass％以上且20mass％以下含有ni、cr、fe、mn中的任一种或两种以上。

ni、cr、fe、mn是具有抑制在陶瓷基板与钎料的界面形成含有p的金属间化合物的现象的作用效果的元素。

ni、cr、fe、mn中的任一种或两种以上的含量为2mass％以上时，能够抑制在陶瓷基板与钎料的接合界面形成含有p的金属间化合物的现象，陶瓷基板与电路层的接合可靠性得到提高。并且，ni、cr、fe、mn中的任一种或两种以上的含量为20mass％以下时，抑制钎料的熔化开始温度上升的现象，并抑制钎料的流动性下降的现象，能够提高陶瓷基板与电路层的接合性。

从这种理由考虑，使cu-p-sn系钎料中含有ni、cr、fe、mn中的任一种或两种以上时，其含量优选设为2mass％以上且20mass％以下的范围内。

实施例

＜实施例＞

以下，对为了确认本发明的效果而进行的确认实验的结果进行说明。

根据上述实施方式中说明的顺序，在表1及表2所示的陶瓷基板(50mm×60mm×厚度0.635mm(aln)，50mm×60mm×厚度0.32mm(si3n4))的一个面及另一个面，接合表1及表2所示的cu板(46mm×56mm×厚度0.3mm)，从而形成了电路层及金属层。作为cu板，使用了无氧铜(表1及表2中的“ofc”)或韧铜(表1和表2中的“韧铜”)。使用了厚度25μm的cu-p-sn系钎料。

并且，对电路层进行上述实施方式中记载的蚀刻处理，由此形成了配线间距离为500μm的电路图案。详细而言，在cu蚀刻工序s31中，作为蚀刻剂使用氯化铁，以液温50～70℃进行了5～15分钟的喷雾蚀刻。在ti蚀刻工序s32中，作为蚀刻剂，使用了昭和电工公司制造的solfine(se-tw-10)，将蚀刻剂的液温设为70～80℃来进行了5～20分钟的浸渍蚀刻。在cu-sn蚀刻工序s33中，作为蚀刻剂使用浓度1mol/dm³的过二硫酸铵水溶液，将蚀刻剂的液温设为25℃来进行了10～20分钟的浸渍蚀刻。

并且，对所获得的功率模块用基板，进行电路图案的端部的剖面观察，测定了陶瓷基板的表面与cu-sn层的端面所呈的角度θ、cu-sn层或ti含有层自电路层的端面的最大突出长度l。另外，表1及表2中记载的“形态”表示其为附图中的哪一形态。

剖面观察中，对电路层的剖面(与陶瓷基板的表面垂直且与电路图案的端部中的配线的伸长方向平行的剖面)，利用截面抛光仪(日本电子株式会社(日本電子株式会社)制造的sm-09010)，以离子加速电压：5kv、加工时间：14小时、自遮蔽板的突出量：100μm进行离子蚀刻之后，利用扫描型电子显微镜(sem)观察了电路图案的端部。

并且，对所获得的功率模块用基板，作为耐电特性的评价，将各功率模块用基板浸渍于绝缘油(3m公司(3m会社)制造的fluorinertfc-770)，反复进行在5秒内进行0.5kv升压之后保持30秒的循环，将在保持期间内放电电荷量超过10pc时的电压作为局部放电开始电压，对局部放电特性进行了评价。将评价结果示于表1及表2。

[表1]

[表2]

作为陶瓷基板使用了aln的表1的结果中，得知陶瓷基板的表面与cu-sn层的端面所呈的角度θ在80°以上且100°以下的范围内且cu-sn层或ti含有层自所述电路层的端面的最大突出长度l在2μm以上且15μm以下的范围内的本发明例中，局部放电开始电压高，可获得局部放电特性及耐电压特性良好的功率模块用基板。

作为陶瓷基板使用了si3n4的表2的结果中，也与使用了aln的情况相同。

产业上的可利用性

根据本发明，能够在形成于陶瓷基板的一个面的电路层中抑制局部放电的产生，并且即使形成微细的电路图案也能够抑制产生短路，因此适于为了控制风力发电、电动汽车等电动车辆等而使用的大功率控制用的功率半导体元件。

符号说明

10、110功率模块用基板

11陶瓷基板

12电路层

14cu-sn层

15ti含有层