扇出型天线封装结构的制作方法

本实用新型涉及半导体技术领域，特别是涉及一种扇出型天线封装结构。

背景技术：

现有的扇出型天线封装结构一般包括多层天线结构，由于天线结构一般均为金属线，位于上层的天线结构会对下层的天线结构的信号造成严重的信号损耗，从而影响扇出型天线封装结构中的天线性能。此外，现有扇出型天线封装结构中的半导体芯片与天线结构一般位于重新布线层的同一侧，天线结构会对芯片造成噪声干扰，从而影响半导体芯片的性能。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型天线封装结构，用于解决现有技术中的扇出型天线结构存在的位于上层的天线结构会对下层的天线结构的信号造成严重的信号损耗，从而影响扇出型天线封装结构中的天线性能的问题，以及天线结构会对芯片造成噪声干扰，从而影响半导体芯片的性能的问题。

为实现上述目的及其他相关目的，本实用新型提供一种扇出型天线封装结构，所述扇出型天线封装结构包括：

重新布线层，包括相对的第一表面及第二表面；

半导体芯片，装设于所述重新布线层的第一表面，且与所述重新布线层电连接；

第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；

第二塑封材料层，位于所述重新布线层的第二表面；

至少一层第一天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；所述第一天线结构包括天线及位于所述天线外侧的地线；

第一电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述第一天线结构电连接；

顶层塑封材料层，位于所述第一天线结构远离所述第二塑封材料层的表面，且将所述第一天线结构塑封；所述顶层塑封材料层内形成有通孔，所述通孔至少暴露出所述第一天线结构中的所述天线；

第二天线结构，位于所述顶层塑封材料层远离所述第一天线结构的表面；

第二电连接结构，位于所述顶层塑封材料层内，一端与所述第二天线结构电连接，另一端与所述地线电连接；

连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；

焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。

可选地，所述第一天线结构为N层，N层所述第一天线结构上下间隔排布；所述扇出型天线封装结构还包括：

N层层间塑封材料层，所述层间塑封材料层将位于同一层的所述第一天线结构塑封，且位于上一层所述天线结构的下方；其中，N为大于等于2的整数；

层间电连接结构，位于所述层间塑封材料层内，且将相邻两层所述第一天线结构中的所述地线电连接；

所述第一电连接结构远离所述重新布线层的一端与位于底层的所述第一天线结构电连接；所述第二电连接结构远离所述第二天线结构的一端与位于顶层的所述第一天线结构中的所述地线电连接；所述顶层塑封材料层中的所述通孔暴露出位于顶层的所述第一天线结构中的所述天线。

可选地，所述第二天线结构包括双极化天线。

可选地，所述第二天线结构位于所述天线的外侧。

可选地，所述天线位于所述半导体芯片的正上方。

可选地，所述第一电连接结构包括金属引线或金属柱；所述第二电连接结构包括金属引线或金属柱；所述层间电连接结构包括金属引线或金属柱。

本实用新型还提供一种扇出型天线封装结构的制备方法，所述扇出型天线封装结构的制备方法包括如下步骤：

1)提供一基板；

2)提供一半导体芯片，将所述半导体芯片装设于所述基板上；

3)于所述基板上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；

4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；

5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；

6)于所述重新布线层的第二表面形成第一电连接结构，所述第一电连接结构的底部与所述重新布线层电连接；

7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述第一电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面与所述第一电连接结构的顶部相平齐；

8)于所述第二塑封材料层上形成至少一层第一天线结构，所述第一天线结构与所述第一电连接结构的顶部电连接；所述第一天线结构包括天线及位于所述天线外侧的地线；

9)于所述第一天线结构上形成第二电连接结构，所述第二电连接结构的底部与所述地线电连接；

10)于所述第一天线结构上形成顶层塑封材料层，所述顶层塑封材料层将所述第一天线结构及所述第二电连接结构塑封；所述顶层塑封材料层远离所述第二塑封材料层的表面与所述第二电连接结构的顶部相平齐；

11)于所述顶层塑封材料层远离所述第一天线结构的表面形成第二天线结构，所述第二天线结构与所述第二电连接结构的顶部电连接；

12)于所述第一塑封材料层内形成连接通孔，所述连接通孔暴露出部分所述重新布线层的第一表面；并于所述顶层塑封材料层内形成通孔，所述通孔至少暴露出所述第一天线结构中的所述天线；

13)于所述连接通孔内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。

可选地，步骤1)与步骤2)之间还包括于所述基板的表面形成剥离层的步骤；步骤2)中，所述半导体芯片装设于所述剥离层上。

可选地，步骤8)包括如下步骤：

8-1)于所述第二塑封材料层远离所述重新布线层的表面形成一层第一天线结构，该层所述第一天线结构与所述第一电连接结构的顶部电连接；

8-2)于所述第一天线结构上形成层间电连接结构，所述层间电连接结构的底部与位于其下方的所述地线电连接；

8-3)于所述第一天线结构上形成一层层间塑封材料层，所述层间塑封材料层将所述第一天线结构及所述层间电连接结构塑封，且所述层间塑封材料层远离其塑封的所述第一天线结构的表面与与其塑封的所述层间电连接结构的顶部相平齐；

8-4)于所述层间塑封材料层远离其塑封的所述第一天线结构的表面形成另一层第一天线结构；

步骤9)中，于位于顶层的所述第一天线结构上形成所述第二电连接结构，所述第二电连接结构的底部与位于顶层的所述第一天线结构中的所述地线电连接；步骤10)中，于位于顶层的所述第一天线结构上形成所述顶层塑封材料层，所述顶层塑封材料层将位于顶层的所述第一天线结构塑封；步骤12)中，所述通孔至少暴露出位于顶层的所述第一天线结构中的所述天线。

可选地，步骤8-4)之后还包括重复步骤8-2)～8-4)至少一次的步骤。

可选地，步骤11)中形成的所述第二天线结构包括双极化天线。

可选地，步骤11)中形成的所述第二天线结构位于所述天线的外侧。

如上所述，本实用新型的扇出型天线封装结构，具有以下有益效果：本实用新型通过在顶层塑封材料层内形成暴露出第一天线结构中的天线的通孔，可以使得天线讯号更好，从而可以提高天线性能；第二天线结构采用双极化天线，可以将第二天线结构设置于第一天线结构中的天线外围，从而避免第二天线结构对第一天线结构的信号造成损耗；通过将半导体芯片设置于重新布线层远离第一天线结构及第二天线结构的一侧，重新布线层可以阻挡天线对半导体芯片的噪声干扰，从而提高半导体芯片的性能。

附图说明

图1显示为本实用新型实施例一中提供的扇出型天线封装结构的制备方法的流程图。

图2～图17显示为本实用新型实施例一中提供的扇出型天线封装结构的制备方法各步骤所呈现的结构示意图，其中，图17显示为本实用新型一实施例中提供的扇出型天线封装结构的结构示意图。

图18～图23显示为本实用新型实施例三中提供的扇出型天线封装结构的制备方法中步骤8)～步骤13)所呈现的结构示意图，其中，图23显示为本实用新型另一实施例中提供的扇出型天线封装结构的结构示意图。

元件标号说明

10 基板

11 半导体芯片

111 裸芯片

112 连接焊垫

12 第一塑封材料层

121 连接通孔

13 重新布线层

131 绝缘层

132 金属线层

14 第一电连接结构

15 第二塑封材料层

16 第一天线结构

161 天线

162 地线

171 层间塑封材料层

172 层间电连接结构

18 第二电连接结构

19 顶层塑封材料层

191 通孔

20 第二天线结构

21 焊料凸块

22 剥离层

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1～图23。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

请参阅图1，本实施例提供一种扇出型天线封装结构的制备方法，所述扇出型天线封装结构的制备方法包括如下步骤：

1)提供一基板；

2)提供一半导体芯片，将所述半导体芯片装设于所述基板上；

3)于所述基板上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；

4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；

5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；

6)于所述重新布线层的第二表面形成第一电连接结构，所述第一电连接结构的底部与所述重新布线层电连接；

7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述第一电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面与所述第一电连接结构的顶部相平齐；

8)于所述第二塑封材料层上形成至少一层第一天线结构，所述第一天线结构与所述第一电连接结构的顶部电连接；所述第一天线结构包括天线及位于所述天线外侧的地线；

9)于所述第一天线结构上形成第二电连接结构，所述第二电连接结构的底部与所述地线电连接；

10)于所述第一天线结构上形成顶层塑封材料层，所述顶层塑封材料层将所述第一天线结构及所述第二电连接结构塑封；所述第二塑封材料层远离所述重新布线层的表面与所述第一电连接结构的顶部相平齐；

11)于所述顶层塑封材料层远离所述第一天线结构的表面形成第二天线结构，所述第二天线结构与所述第二电连接结构的顶部电连接；

12)于所述第一塑封材料层内形成连接通孔，所述连接通孔暴露出部分所述重新布线层的第一表面；并于所述顶层塑封材料层内形成通孔，所述通孔至少暴露出所述第一天线结构中的所述天线；

13)于所述连接通孔内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。

在步骤1)中，请参阅图1中的S1步骤及图2，提供一基板10。

作为示例，所述基板10的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述基板10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。

作为示例，步骤1)后还包括，于所述基板10上形成剥离层22的步骤，如图3所示。所述剥离层22在后续工艺中作为后续形成的半导体芯片11及位于第一塑封材料层12与所述基板10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片11及所述第一塑封材料层12具有一定的结合力，以保证所述半导体芯片11及所述第一塑封材料层12在后续工艺中不会产生移动等情况，另外，其与所述基板10亦具有较强的结合力，一般来说，其与所述基板10的结合力需要大于与所述半导体芯片11及所述第一塑封材料层12的结合力。作为示例，所述剥离层22的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层22也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述基板10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层22。

在步骤2)中，请参阅图1中的S2步骤及图4，提供一半导体芯片11，将所述半导体芯片11装设于所述基板10上。

作为示例，当所述基板10上形成有所述剥离层22时，所述半导体芯片11正面朝下倒装装设于所述剥离层22上。

作为示例，可以采用键合追踪法(bond-on-trace)将所述半导体芯片11装设于所述剥离层22上，所述半导体芯片11的正面与所述剥离层22的上表面相接触；所述键合追踪法为本领域人员所熟知，此处不再累述。

作为示例，所述半导体芯片11可以为现有的任意一种半导体芯片，所述半导体芯片11包括裸芯片111及位于所述裸芯片111内的连接焊垫112，所述裸芯片111内可以形成有功能器件，所述连接焊垫112与位于所述裸芯片111内的所述功能器件电连接；所述连接焊垫112所处的表面即为所述半导体芯片11的正面。

在步骤3)中，请参阅图1中的S3步骤及图5，所述剥离层22上形成第一塑封材料层12，所述第一塑封材料层12将所述半导体芯片11封裹塑封。

作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层22的上表面形成所述塑封材料层13。

作为示例，所述第一塑封材料层12的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。

作为示例，所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面高于所述半导体芯片11的上表面；当然，所述第一塑封材料层12的厚度也可以等于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面与所述半导体芯片11的上表面相平齐。图4中以所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度作为示例。

在步骤4)中，请参阅图1中的S4步骤及图6，去除所述基板10，所述第一塑封材料层12的一表面暴露出所述半导体芯片11的正面。

作为示例，可以采用研磨工艺、减薄工艺等进行去除所述基板10及所述剥离层22。优选地，本实施例中，所述剥离层22为UV胶带，可以采用撕掉所述剥离层22的方式以去除所述基板10。

在步骤5)中，请参阅图1中的S5步骤及图7，于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成重新布线层13，所述重新布线层13包括相对的第一表面及第二表面，其中，所述重新布线层13的第一表面与所述第一塑封材料层12的表面相接触。

作为示例，如图7所示，所述重新布线层13包括一层绝缘层131及一层金属线层132，于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成重新布线层13包括如下步骤：

5-1)于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成所述绝缘层131，通过光刻及刻蚀工艺于所述绝缘层131内形成沟槽，所述沟槽定义出所述金属线层132的位置及形状；

5-2)于所述沟槽内形成所述金属线层132。

在另一示例中，所述重新布线层13包括至少两层所述金属线层132及至少一层所述绝缘层131，于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成重新布线层13包括如下步骤：

5-1)于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成第一层所述金属线层132；

5-2)于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成第一层所述绝缘层131，第一层所述绝缘层131将第一层所述金属线层132封裹，且第一层所述绝缘层131的上表面高于第一层所述金属线层132的上表面；

5-3)于第一层所述绝缘层131内形成若干层与第一层所述金属线层132电连接的间隔堆叠排布的其他金属线层132，相邻所述金属线层132之间经由金属插塞电连接。

作为示例，上述示例中，所述金属线层132的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层132。所述绝缘层131的材料可以为低k介电材料；具体的，所述绝缘层131可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述绝缘层131。

在步骤6)中，请参阅图1中的S6步骤及图8，于所述重新布线层13的第二表面形成第一电连接结构14，所述第一电连接结构14的底部与所述重新布线层13电连接。

作为示例，所述第一电连接结构14可以为金属线或金属柱等等。所述第一电连接结构14为金属线时，可以采用打线工艺于所述重新布线层13的第二表面形成金属线作为所述第一电连接结构14。

作为示例，所述第一电连接结构14可以为任意一种金属材料的金属连线，优选地，本实施例中，所述第一电连接结构14的材料可以为铜、金、银、镍、铝或锡等等。

在步骤7)中，请参阅图1中的S7步骤及图9至图10，于所述重新布线层13的第二表面形成第二塑封材料层15，所述第二塑封材料层15将所述第一电连接结构14塑封，且所述第二塑封材料层15远离所述重新布线层13的表面与所述第一电连接结构14的顶部相平齐。

作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述重新布线层13的第二表面形成所述第二塑封材料层15。

作为示例，所述第二塑封材料层15的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。

在一示例中，初始形成所述第二塑封材料层15的高度高于所述第一电连接结构14的高度，即所述第二塑封材料层15将所述第一电连接结构14完全封裹塑封，如图9所示；然后，再采用化学机械研磨等工艺去除部分所述第二塑封材料层15，使得所述第二塑封材料层15的上表面与所述第一电连接结构14的顶部相平齐，如图10所示。

在另一示例中，可以依据所述第一电连接结构14的顶部为依据形成所述第二塑封材料层15，使得形成的所述第二塑封材料层15的高度刚好与所述第一电连接结构14的高度相同。这样可以省去对所述第二塑封材料层15进行研磨的工艺，从而减少了工艺步骤，节约了成本。

在步骤8)中，请参阅图1中的S8步骤及图11，于所述第二塑封材料层15远离所述重新布线层13的表面形成一层第一天线结构16，所述第一天线结构16与所述第一电连接结构14的顶部电连接；所述第一天线结构16包括天线161及位于所述天线161外侧的地线162。

在一示例中，如图11所示，所述第一天线结构16包括一层金属天线结构，即所述天线161及所述地线162均为一层，且所述天线161及所述地线162均为金属线；此时，于所述第二塑封材料层15远离所述重新布线层13的表面形成所述第一天线结构16的具体方法为：首先，于所述第二塑封材料层15远离所述重新布线层13的表面形成一层金属层；然后，通过光刻刻蚀工艺将所述金属层图形化以得到所述金属天线结构作为所述第一天线结构16。

在另一示例中，所述第一天线结构16还可以包括两层金属天线结构及一层介质层(未示出)，各层所述金属天线结构均包括所述天线161及所述地线162，即所述第一天线结构16为包括两层天线161及两层所述地线162，相邻两层所述金属天线结构中的所述地线162电连接，此时，于所述第二塑封材料层15远离所述重新布线层13的表面形成所述第一天线结构16包括如下步骤：

8-1)于所述第二塑封材料层15远离所述重新布线层13的表面形成第一层金属天线结构，第一层所述天线结构包括所述天线161及所述地线162；

8-2)于第一层所述金属天线结构上形成金属连接线(未示出)，所述金属连接线的底部与第一层所述金属天线结构中的所述地线162电连接；

8-3)于所述第二塑封材料层15远离所述重新布线层13的表面形成所述介质层(未示出)，所述介质层完全覆盖第一层所述金属天线结构及所述金属连接线，且所述介质层的顶部与所述金属连接线的顶部相平齐；

8-4)于所述介质层的表面形成第二层金属天线结构，第二层所述金属天线结构包括所述天线161及所述地线162，第二层所述金属天线结构中的所述地线162与所述金属连接线的顶部电连接。

当然，在其他示例中，所述第一天线结构16还可以包括至少三层所述金属天线结构，相邻两层所述金属天线结构之间具有所述介质层，且相邻两层所述金属天线结构中的所述地线经由金属连接线电连接。

作为示例，在上述各示例中，所述介质层的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述天线161、所述地线162及各所述金属连接线的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述天线161、所述地线162及各所述金属连接线可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。

作为示例，所述天线161可以位于所述半导体芯片11的正上方

在步骤9)中，请参阅图1中的S9步骤及图12，于所述第一天线结构16上形成第二电连接结构18，所述第二电连接结构18的底部与所述地线162电连接。

作为示例，所述第二电连结构18可以为金属线或金属柱等等，所述第二电连接结构18为金属线时，可以采用打线工艺于所述第一天线结构16的所述地线162上形成金属线作为所述第二电连接结构18。

作为示例，所述第二电连接结构18的材料可以为任意一种金属材料，优选地，本实施例中，所述第二电连接结构18的材料可以为铜、金、银、镍、铝或锡等等。

在步骤10)中，请参阅图1中的S10步骤及图13至图14，于所述第一天线结构16上形成顶层塑封材料层19，所述顶层塑封材料层19将所述第一天线结构16及所述第二电连接结构18塑封；所述顶层塑封材料层19塑封材料层远离所述第二塑封材料层15的表面与所述第二电连接结构18的顶部相平齐。

作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述第二塑封材料层15远离所述重新布线层13的表面形成所述顶层塑封材料层19。

作为示例，所述顶层塑封材料层19的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。

在一示例中，初始形成所述顶层塑封材料层19的高度高于所述第二电连接结构18的高度，即所述顶层塑封材料层19将所述第二电连接结构18完全封裹塑封，如图13所示；然后，再采用化学机械研磨等工艺去除部分所述顶层塑封材料层19，使得所述顶层塑封材料层19的上表面与所述第二电连接结构18的顶部相平齐，如图14所示。

在步骤11)中，请参阅图1中的S11步骤及图15，于所述顶层塑封材料层19远离所述第一天线结构16的表面形成第二天线结构20，所述第二天线结构20与所述第二电连接结构18的顶部电连接。

作为示例，所述第二天线结构20的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述第二天线结构20可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种结合刻蚀工艺制备而得到。

作为示例，所述第二天线结构20可以为双极化天线。所述第二天线结构20可以位于所述天线161的外侧，以避免对所述天线161的天线信号造成损耗。

在步骤12)中，请参阅图1中的S12步骤及图16，于所述第一塑封材料层12内形成连接通孔121，所述连接通孔121暴露出部分所述重新布线层13的第一表面；并于所述顶层塑封材料层19内形成通孔191，所述通孔191至少暴露出所述第一天线结构16中的所述天线161。

作为示例，可以采用光刻及刻蚀工艺形成所述连接通孔121及所述通孔191。通过在所述顶层塑封材料层19内形成暴露出所述第一天线结构16中的天线161的所述通孔191，可以使得天线讯号更好，从而可以提高天线性能。

在步骤13)中，请参阅图1中的S13步骤及图17，于所述连接通孔121内形成焊料凸块21，所述焊料凸块21与所述重新布线层13电连接。

在一示例中，于所述连接通孔121内形成所述焊料凸块21包括如下步骤：

13-1)于所述连接通孔121内形成金属柱，所述金属柱填满所述连接通孔121；

13-2)于所述金属柱的表面形成焊球。

作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。

在另一示例中，如图17所示，所述焊料凸块21即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块21。

实施例二

请结合图2至图16继续参阅图17，本实施例还提供一种扇出型天线封装结构，所述扇出型天线封装结构包括：重新布线层13，所述重新布线层13包括相对的第一表面及第二表面；半导体芯片11，所述半导体芯片11装设于所述重新布线层13的第一表面，且与所述重新布线层13电连接；第一塑封材料层12，所述第一塑封材料层12位于所述重新布线层13的第一表面，且将所述半导体芯片11封裹塑封；第二塑封材料层15，所述第二塑封材料层15位于所述重新布线层13的第二表面；一层第一天线结构16，所述第一天线结构16位于所述第二塑封材料层15远离所述重新布线层13的表面；所述第一天线结构16包括天线161及位于所述天线161外侧的地线162；第一电连接结构14，所述第一电连接结构14位于所述第二塑封材料层15内，所述第一电连接结构14的一端与所述重新布线层13电连接，另一端与所述第一天线结构16电连接；顶层塑封材料层19，所述顶层塑封材料层19位于所述第一天线结构16远离所述第二塑封材料层15的表面，且将所述第一天线结构16塑封；所述顶层塑封材料层19内形成有通孔191，所述通孔191至少暴露出所述第一天线结构16中的所述天线161；第二天线结构20，所述第二天线结构20位于所述顶层塑封材料层19远离所述第一天线结构161的表面；第二电连接结构18，所述第二电连接结构18位于所述顶层塑封材料层19内，所述第二电连接结构18一端与所述第二天线结构20电连接，另一端与所述地线162电连接；连接通孔121，所述连接通孔121位于所述第一塑封材料层12内，且暴露出部分所述重新布线层13的第一表面；焊料凸块21，所述焊料凸块21位于所述连接通孔121内，且与所述重新布线层13电连接。

在一示例中，所述重新布线层13包括一层绝缘层131及一层金属线层132，所述金属线层132位于所述绝缘层131内。当然，在其他示例中，所述重新布线层13还可以包括至少两层所述金属线层132及至少一层所述绝缘层131的叠层结构。

作为示例，所述金属线层132的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层132。所述绝缘层131的材料可以为低k介电材料。

作为示例，所述半导体芯片11可以为现有的任意一种半导体芯片，所述半导体芯片11包括裸芯片111及位于所述裸芯片111内的连接焊垫112，所述裸芯片111内可以形成有功能器件，所述连接焊垫112与位于所述裸芯片111内的所述功能器件电连接；所述连接焊垫112所处的表面即为所述半导体芯片11的正面。

作为示例，所述第一塑封材料层12的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。

作为示例，所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面高于所述半导体芯片11的上表面；当然，所述第一塑封材料层12的厚度也可以等于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面与所述半导体芯片11的上表面相平齐。图18中以所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度作为示例。

作为示例，所述第二塑封材料层15的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。所述第二塑封材料层15远离所述重新布线层13的表面与所述第一电连接结构14远离所述重新布线层13的表面相平齐。

在一示例中，所述第一天线结构16包括一层金属天线结构，即所述天线161及所述地线162均为一层，且所述天线161及所述地线162均为金属线。

在另一示例中，所述第一天线结构16还可以包括两层金属天线结构及一层介质层(未示出)，各层所述金属天线结构均包括所述天线161及所述地线162，即所述第一天线结构16为包括两层天线161及两层所述地线162，相邻两层所述金属天线结构中的所述地线162电连接。

当然，在其他示例中，所述第一天线结构16还可以包括至少三层所述金属天线结构，相邻两层所述金属天线结构之间具有所述介质层，且相邻两层所述金属天线结构中的所述地线经由金属连接线电连接。

作为示例，在上述各示例中，所述介质层的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述天线161、所述地线162及各所述金属连接线的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述天线161、所述地线162及各所述金属连接线可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。

作为示例，所述天线161可以位于所述半导体芯片11的正上方。

作为示例，所述第一电连接结构14及所述第二电连结构18均可以为金属线或金属柱等等。

作为示例，所述第一电连接结构14及所述第二电连接结构18的材料均可以为任意一种金属材料，优选地，本实施例中，所述第一电连接结构14及所述第二电连接结构18的材料均可以为铜、金、银、镍、铝或锡等等。

作为示例，所述顶层塑封材料层19的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。所述顶层塑封材料层19远离所述第二塑封材料层15的表面与所述第二电连接结构18远离所述第二塑封材料层15的表面相平齐。

作为示例，所述第二天线结构20的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。

作为示例，所述第二天线结构20可以为双极化天线。所述第二天线结构20可以位于所述天线161的外侧，以避免对所述天线161的天线信号造成损耗。

在一示例中，所述焊料凸块21包括：金属柱，所述金属柱位于所述第一塑封材料层12内的所述连接通孔内，且与所述重新布线层13电连接；焊球，所述焊球位于所述金属柱的表面。所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。

在另一示例中，所述焊料凸块21为焊球。

实施例三

请结合图1至图17参阅图18至图23，本实施例还提供一种扇出型天线封装结构的制备方法，本实施例中所述的扇出型天线封装结构的制备方法与实施例一中所述的扇出型天线封装结构的制备方法大致相同，二者的区别在于：实施例一中的步骤8)中，于所述第二塑封材料层15上形成一层所述第一天线结构16；而本实施例中的步骤8)中，于所述第二塑封材料层15上形成至少两层所述第一天线结构16。

作为示例，本实施例中的步骤8)包括如下步骤：

8-1)于所述第二塑封材料层15远离所述重新布线层13的表面形成一层所述第一天线结构16，该层所述第一天线结构16与所述第一电连接结构14的顶部电连接，如图18所示；

8-2)于所述第一天线结构16上形成层间电连接结构172，所述层间电连接结构172的底部与位于其下方的所述地线162电连接，如图18所示；

8-3)于所述第一天线结构16上形成一层层间塑封材料层171，所述层间塑封材料层171将所述第一天线结构16及所述层间电连接结构172塑封，且所述层间塑封材料层172远离其塑封的所述第一天线结构16的表面与与其塑封的所述层间电连接结构171的顶部相平齐，如图18所示；

8-4)于所述层间塑封材料层171远离其塑封的所述第一天线结构16的表面形成另一层第一天线结构16，如图19所示；

步骤9)中，于位于顶层的所述第一天线结构16上形成所述第二电连接结构18，所述第二电连接结构18的底部与位于顶层的所述第一天线结构16中的所述地线162电连接，如图20所示；步骤10)中，于位于顶层的所述第一天线结构16上形成所述顶层塑封材料层19，所述顶层塑封材料层19将位于顶层的所述第一天线结构16塑封，如图20所示；步骤12)中，所述通孔191至少暴露出位于顶层的所述第一天线结构16中的所述天线161，如图22及图23所示。

作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺形成所述层间电连接结构171。

作为示例，所述层间塑封材料层171的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。

作为示例，所述层间电连接结构172的材料可以为任意一种金属材料，优选地，本实施例中，所述层间电连接结构172的材料均以为铜、金、银、镍、铝或锡等等。

需要说明的是，图18至图23以包括两层所述第一天线结构16作为示例，在实际示例中，所述第一天线结构16的具体层数可以根据实际需要进行设定。

作为示例，步骤8-4)之后还包括重复步骤8-2)～8-4)至少一次的步骤，此时即可形成至少三层所述第一天线结构。

实施例四

请结合图17参阅图23，本实施例还提供一种扇出型天线封装结构，本实施例中所述的扇出型天线封装结构与实施例二中所述的扇出型天线封装结构大致相同，二者的区别在于：实施例一中所述的扇出型天线封装结构包括一层所述第一天线结构16；而本实施例中所述的扇出型天线封装结构包括N层所述第一天线结构16，其中，N为大于等于2的整数；N层所述第一天线结构16上下间隔排布。

作为示例，所述扇出型天线封装结构还包括：N层层间塑封材料层171，所述层间塑封材料层171将位于同一层的所述第一天线结构16塑封，且位于上一层所述天线结构16的下方；层间电连接结构172，所述层间电连接结构172位于各所述层间塑封材料层171内，且将相邻两层所述第一天线结构16中的所述地线162电连接；所述第一电连接结构14远离所述重新布线层13的一端与位于底层的所述第一天线结构16电连接；所述第二电连接结构18远离所述第二天线结构20的一端与位于顶层的所述第一天线结构16中的所述地线162电连接；所述顶层塑封材料层19中的所述通孔191暴露出位于顶层的所述第一天线结构16中的所述天线161。

作为示例，所述层间塑封材料层171的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。

作为示例，所述层间电连接结构172的材料可以为任意一种金属材料，优选地，本实施例中，所述层间电连接结构172的材料均以为铜、金、银、镍、铝或锡等等。

综上所述，本实用新型的扇出型天线封装结构，所述扇出型天线封装结构包括：重新布线层，包括相对的第一表面及第二表面；半导体芯片，装设于所述重新布线层的第一表面，且与所述重新布线层电连接；第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；第二塑封材料层，位于所述重新布线层的第二表面；至少一层第一天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；所述第一天线结构包括天线及位于所述天线外侧的地线；第一电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述第一天线结构电连接；顶层塑封材料层，位于所述第一天线结构远离所述第二塑封材料层的表面，且将所述第一天线结构塑封；所述顶层塑封材料层内形成有通孔，所述通孔至少暴露出所述第一天线结构中的所述天线；第二天线结构，位于所述顶层塑封材料层远离所述第一天线结构的表面；第二电连接结构，位于所述顶层塑封材料层内，一端与所述第二天线结构电连接，另一端与所述地线电连接；连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。本实用新型通过在顶层塑封材料层内形成暴露出第一天线结构中的天线的通孔，可以使得天线讯号更好，从而可以提高天线性能；第二天线结构采用双极化天线，可以将第二天线结构设置于第一天线结构中的天线外围，从而避免第二天线结构对第一天线结构的信号造成损耗；通过将半导体芯片设置于重新布线层远离第一天线结构及第二天线结构的一侧，重新布线层可以阻挡天线对半导体芯片的噪声干扰，从而提高半导体芯片的性能。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。