具有转接焊垫的半导体封装结构及所使用的导线架的制作方法

本实用新型为一种具有转接焊垫的半导体封装结构及所使用导线架的技术领域，尤其指应用于双边平面无引脚封装体(Dual Flat No leads,DFN)的半导体封装及其导线架结构。

背景技术：

如图1所述，为一种半导体封装结构的平面图，此为双边平面无引脚封装体(Dual Flat No leads,DFN)的半导体封装结构及其所使用的导线架。此类导线架的每一个导线架单元1包括一承载座11及呈对称式分布于其两侧的多个焊垫12。所述承载座11安装着一基板13。所述基板13上安装着一芯片14。所述基板13上也具有多个焊垫131。多个引线15，分别电性连接于所述芯片14与所述焊垫12，或是连接于所述芯片14与所述焊垫131，或是连接于所述焊垫12与所述焊垫131。如此交错分布的多个所述引线15，容易导致封装制程中模流冲击所述引线15，导致部份所述引线15位移，进而发生讯号短路，产生不良品。

技术实现要素：

为解决上述问题，本实用新型的主要目的系提供一种具有转接焊垫的半导体封装结构及所使用导线架，主要是增加至少一转接焊垫，如此设计让引线不须相互跨接，减少封装中因模流冲击而造成的短路，进而提升良率。

为实现前述目的，本实用新型采用了如下技术方案：

本实用新型的具有转接焊垫的半导体封装结构，包括：一承座；多个焊垫，呈对称状分布于所述承座两侧但未接触；一芯片，位于所述承座上；多个引线，连接于所述芯片与所述焊垫；以及封胶体，包覆于所述承座、所述焊垫及所述芯片上；至少一转接焊垫，位于所述承座未分布所述焊垫的至少一侧区域，所述转接焊垫由所述引线与所述芯片电性连接，所述转接焊垫与相对位置的所述焊垫电性连接。

作为较佳优选实施方案之一，所述转接焊垫是由所述引线电性连接于位置相对的所述焊垫。

作为较佳优选实施方案之一，进一步包括一扩增焊垫，所述扩增焊垫是由所述焊垫延伸出来，所述扩增焊垫与所述转接焊垫位于同一侧，所述引线电性连接于所述扩增焊垫与所述转接焊垫。

作为较佳优选实施方案之一，所述承座上设有一基板，所述芯片设置于基板上，所述基板由多个所述引线电性连接至所述焊垫。

作为较佳优选实施方案之一，所述承座上设有堆栈式芯片。

再者，本实用新型的具有转接焊垫的半导体封装结构所使用的导线架，包括多个导线架单元，每个导线架单元包括一承座、呈对称分布两侧的多个焊垫；至少一转接焊垫，所述转接焊垫分布于所述承座未分布所述焊垫的一侧区域。

作为较佳优选实施方案之一，所述转接焊垫另具有两连接埠。

作为较佳优选实施方案之一，进一步包括一扩增焊垫，所述扩增焊垫是由位置相对的所述焊垫延伸出来，所述扩增焊垫与所述转接焊垫位于同一侧。

作为较佳优选实施方案之一，所述扩增焊垫另具有两个连接埠。

与现有技术相比，本实用新型的有益效果包括：

1.增设的所述转接焊垫，使所述引线不须相互跨接，减少封装制程因模流冲击引线而造成短路的情形。

2.增设的所述转接焊垫及扩增焊线垫，可减少所述引线使用量，节省所述引线材料成本。

3.本实用新型的封装结构也适用多芯片堆栈结构，或是于芯片与基板堆栈结构，藉由基板或堆栈芯片的设计，让引线连接位置更，避免引线相互交错。

附图说明

图1是现有技术中一种半导体封装结构的平面图。

图2A是本实用新型第一实施例未包覆封胶体的平面图。

图2B是本实用新型第一实施例的剖面示意图。

图3是本实用新型第二实施例未包覆封胶体的平面图。

图4是本实用新型第三实施例未包覆封胶体的平面图。

图5是本实用新型所使用的导线架的平面图。

图6是图5的局部放大示意图。

附图标记说明：1-导线架单元，11-承载座，12-焊垫，13-基板，131-焊垫，14-芯片，15- 引线，2-导线架单元，21-承座，22-焊垫，23-芯片，24-引线，25-转接焊垫，251-连接埠，26- 扩增焊垫，261-连接埠，27-基板，271-焊垫，28-支架框，30-封胶体。

具体实施方式

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

所图2A所示为本实用新型第一实施例未包覆封胶体的平面图。所图2B所示为本实用新型封装后的剖面图。本实用新型是应用于双边平面无引脚封装体(Dual Flat No leads,DFN)的半导体封装结构。本实用新型所述具有转接焊垫的半导体封装结构，包括：一承座21；多个焊垫22，呈对称状分布于所述承座21两侧但未与之接触；一芯片23，位于所述承座21上；多个引线24，连接于所述芯片23与所述焊垫22；以及封胶体30，包覆于所述承座21、所述焊垫22及所述芯片23上。

本实用新型改良之处是另设有至少一转接焊垫25。所述转接焊垫25位于所述承座21未分布所述焊垫22的至少一侧区域。所述转接焊垫25由所述引线24与所述芯片23电性连接，所述转接焊垫25与相对位置的所述焊垫22电性连接。在本实施例中是由所述引线24电性连接于所述所述转接焊垫25与相对位置的所述焊垫22。藉由所述转接焊垫25提供了额外的引线连接位置，因此多个所述引线24可避免相互跨接，在后续封装制程注入封胶体时，能避免模流冲击引线而发生短路，藉此提升产品的良率。

如图3所示，为本实用新型第二实施例未包覆封胶体的平面图。在本实施例中是增加至少一扩增焊垫26。所述扩增焊垫26是由位置相对应的所述焊垫22延伸出来，所述扩增焊垫 26与所述转接焊垫25位于同一侧。当所述引线24电性连接所述芯片23与所述转接焊垫25，可由另一引线24电性连接所述扩增焊垫26与所述转接焊垫25。如此除了解决原本引线24 跨接问题，且能进一步减少所述引线24使用量，节省所述引线24材料成本，进而降低生产成本。

如图4所示，为本实用新型第三种实施例未包覆封胶体的平面图。本实施例中是于所述承座21上另安装着一基板27，且由该基板27承载着所述芯片23。该基板27具有相关线路及形成着多个焊垫271。利用单层或双层的线路使得多个焊垫271的位置更容易对应于外围的多个焊垫22、转接焊垫25、以及扩增焊垫26。因此所述引线24连接所述芯片23、转接焊垫25、以及扩增焊垫26时，更为容易且更不会发生跨接问题。同理，所述承座21亦可设置堆栈式多芯片结构，此方式亦有助于引线连接。

综合以上所述，本实用新型为一种具有转接焊垫的半导体封装结构，利用增设的转接焊垫25及扩增焊垫26，提供所述引线24额外的连接位置，藉此减少引线24相互交错，引线 24彼此跨接，进而发生引线24位移而讯号短路，影响后续封装制程良率。故本实用新型设计能提升封装作业的良率，符合专利之申请要件。

如图5所示，为本实用新型具有转接焊垫的半导体封装结构所使用的部份导线架的平面图。该导线架包括多个导线架单元2，图中以假想线表示，实际上在封装后会依线裁切出来。每个导线架单元2包括一承座21、呈对称分布两侧的多个焊垫22、以及至少一转接焊垫25。所述转接焊垫25分布于承座21未分布所述焊垫22的至少一侧区域。如图6所示，每一个转接焊垫25另具有两个连接埠251，所述连接埠251是用以增加所述转接焊垫25的强度，维持打线稳定性。在本实施例中所述连接埠251是连接于与各导线架单元2连接的支架框28。所述支架框28为暂时性支撑结构，在导线架单元2被依线裁切出来后所述支架框28就为废料。

另外，该导线架单元2亦进一步包括一扩增焊垫26。所述扩增焊垫26是由位置相对的所述焊垫22延伸出来，所述扩增焊垫26与所述转接焊垫25位于同一侧。在本实施例中，所述扩增焊垫26也具有两个连接埠261。所述连接埠261连接于该支架框28处。所述连接埠 261也是用以增加所述扩增焊垫26的强度，维持打线稳定性。

综合以上所述，本实用新型的导线架主要应用双边平面无引脚封装体(DFN)。该导线架单元2除了增设有转接焊垫25或扩增焊垫26外，并于所述转接焊垫25与扩增焊垫26处皆设有两连接埠251、261作连接，增加强度且确保打线作业稳定性。如此在后续封装制程中又能提升产品良率，符合专利之申请要件。

虽然结合附图对本实用新型进行了说明，但是附图中公开的实施例旨在对本实用新型优选实施方式进行示例性说明，而不能理解为对本实用新型的一种限制。

本实用新型的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰，因此，本实用新型保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求所涵盖。