电极形成的制作方法

本发明大体上涉及半导体装置及方法，且更具体来说侧重于增强现有电极材料及其形成的电势垒能力。

背景技术：

针对计算、人工智能或其它电子装置应用，存储器装置通常被提供为先进集成半导体逻辑电路的主要内部零件之一。存在许多不同类型的存储器，包含随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、电阻式随机存取存储器(reram)及闪存等。一些类型的存储器装置可为非易失性存储器(例如，reram)且可用于需要高存储器密度、高可靠性及低功耗的广泛范围的电子应用。易失性存储器单元(例如，dram单元)需要电力来保持其存储的数据状态(例如，经由刷新过程)，此不同于在没有电力的情况下保持其存储状态的非易失性存储器单元(例如，闪存单元)。但是，各种易失性存储器单元(例如，dram单元)可比各种非易失性存储器单元(例如，闪存单元)更快地操作(例如，编程、读取、擦除等)。

技术实现要素：

在一个方面中，本申请案提供一种设备，其包括：电极的第一部分，其形成于存储节点的电介质材料上方；金属氧化物，其形成于所述电极的所述第一部分上方；及所述电极的第二部分，其形成于所述金属氧化物上方。

在另一方面中，本申请案进一步提供一种方法，其包括：将电极的第一部分沉积于到存储器单元的存储节点的电介质材料上方；将金属氧化物沉积于所述电极的所述第一部分上方；及将所述电极的第二部分沉积于所述金属氧化物上方。

在又一方面中，本申请案进一步提供一种系统，其包括：存储器单元的存储节点，所述存储节点包括：电介质材料；电极的第一部分，其形成于所述电介质材料上；金属氧化物，其形成于所述电极的所述第一部分上；及所述电极的第二部分，其形成于所述金属氧化物上。

附图说明

图1到3说明根据本发明的若干实施例的形成在电介质材料上的电极的实例横截面视图。

图4a到4b说明根据本发明的若干实施例的存储节点的实例俯视图。

图5说明根据本发明的若干实施例的存储节点的实例横截面侧视图。

图6说明根据本发明的若干实施例的可耦合到具有电极的存储节点的存取装置的横截面视图。

图7说明根据本发明的若干实施例的用于在电容器单元中形成电极的实例方法的流程图。

图8是根据本发明的若干实施例的用于实施实例半导体制造工艺的系统的功能框图。

图9是包含具有根据本发明的若干实施例形成的电极的至少一个存储器阵列的计算系统的功能框图。

具体实施方式

各种类型的存储器装置(包含易失性及/或非易失性存储器单元的阵列(例如，存储器阵列))可包含薄导电电极，例如，到电容器结构的顶部电极。存储器单元的维度持续缩小，以便提供每裸片面积更高的存储器密度；因此，例如，顶部电极厚度通常约为二十埃厚。随着高密度装置缩小设计规则，在后续半导体加工步骤中保护底层材料越发相关。例如，在后续处理步骤期间保护顶部导电电极下方或与其邻近的高k电介质材料不受损坏与最终变成单元泄漏控制的电介质损坏的总体阻止以及保护单元电容相关。即，随着存储器装置的物理大小减小，电介质泄漏控制变得越来越困难。为了减小电介质泄漏，本发明的一些实施例包含将金属氧化物材料沉积于电极内。

在一些实施例中，金属氧化物材料可为氧化铝(alox)。虽然本发明中的实例讨论在电介质材料上的电极的形成中将alox沉积为金属氧化物势垒，但实施例并不如此限制且可包含氧化硅(siox)、氧化钇(yox)、氧化锆(zrox)、氧化铪(hfox)、氧化锗(gaox)、氧化锶(sro)、氧化镁(mgox)等。在alox的实例中，alox可沉积于顶部电极内的不同位置中。在alox的实例中，alox的沉积可保护底层电介质，且在一些例项中，可增大电介质材料与顶部电极之间的导带偏移(cbo)。

半导体结构(例如，存储器装置的存储节点)的制造可涉及处理半导体晶片，此后，根据特定半导体制造序列及当前工艺设备功能可用性的能力在真空环境中(即，“原位”)及在真空环境外(“非原位”)形成特定半导体结构。此可包含使用多个半导体腔室来执行各种半导体制造序列。半导体晶片及形成于其上的半导体结构可在半导体制造序列期间在不同半导体制造设备之间运输。

存储器装置可包含充当存储节点的组件(例如，到电容器结构的电极)的薄金属材料层。例如，在特定架构中，dram装置的电容器单元可包含包括二十埃厚或更小的导电材料的电极(例如，顶部或底部电极)。电极可包括金属材料或含金属化合物(例如，氮化钛(tin))且可沉积到电介质材料上以形成由电介质材料分离的两个电极之一以形成电容器单元。对底层电介质的损害可随着设计规则缩小而出现在半导体制造工艺中的后续处理步骤中，因此导致电荷从电容器单元泄漏出来的概率更高。单元电流泄漏可导致存储到存储节点(例如，电容器单元)的信号(例如，电荷)的错误读取及/或造成短路。

本发明的各种实施例包含在半导体制造序列中在电介质材料上形成存储节点的电极。电极经形成以包含声称在后续半导体制造步骤中形成电极时保护电介质材料的金属氧化物材料且主要经设计以在使用中防止单元存储电荷从存储节点泄漏。在一个实例实施例中，电极(例如，顶部电极)的第一部分沉积于电介质材料上。金属氧化物材料接着沉积于电极的第一部分上。导电电极的第二部分沉积于金属氧化物材料上。在一个实例中，仅通过说明且非通过限制，氮化钛(tin)的第一部分可作为电极材料沉积于电介质材料上。氧化铝(alox)材料可沉积于tin电极材料的第一部分上且tin的第二部分可沉积于alox材料上以在电介质材料上完成整个电极组成(例如，顶部电极)。

应注意，虽然本发明讨论(例如，说明)涉及形成有关电容器单元的存储节点的电极作为动态随机存取存储器(dram)单元的存储节点的过程，但实施例不限于半导体制造序列中的此实例结构、电路或装置形成。实施例可涵盖在获益于增大的泄漏控制及高功函数的其它半导体组件上形成电极，例如，根据本文中描述的技术形成的存取线(例如，字线)、感测线(例如，数字线、位线等)或另外的导电表面及由其产生的装置。

另外或替代地，缩小设计规则可导致半导体的组件更靠近在一起形成。且随着设计规则缩小，在后续处理步骤中对之前形成的结构及材料的损害可变得更加可能。例如，后续处理步骤中受损的相邻电介质材料可导致信号(例如，电荷)泄漏问题。保护材料及组件的完整性连同半导体组件的近接性的问题，以及电介质的大小的减小以符合缩小设计规则可增大电荷泄漏穿过电介质材料的例项。此泄漏可造成在存储节点上维持或可检测到较弱的信号(例如，电荷)且可导致负面效应，例如，不准确读取、短路等。如本文中描述将金属氧化物材料沉积到电极中可减小此损害且可减小或甚至消除部分由缩小设计规则引起的泄漏。在一些实施例中，金属氧化物材料可增大电介质材料与电极的第一部分之间的cbo。因而，可需要更多能量使电荷从电极输送到电介质，借此增大能量势垒导致增加使电荷行进通过电介质所需的能量数量。此可减小通过电介质材料的泄漏数量而不明显影响电极的导电率。

本发明包含与形成顶部电极以减小损害及/或通过底层电介质材料的泄漏相关的方法、设备及系统。本文中描述的方法的实例包含在电介质材料上形成存储节点的顶部电极的第一部分，在顶部电极的第一部分上形成金属氧化物材料及在金属氧化物材料上形成顶部电极的第二部分。设备实施例可包含沉积于电介质材料上方的电极的第一部分。金属氧化物材料可沉积于电极的第一部分上方且电极的第二部分可沉积于金属氧化物材料上方。

在本发明的以下具体实施方式中，参考形成其部分的附图，且其中通过说明展示可如何实践本发明的一或多个实施例。足够详细描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下做出过程、电子及/或结构改变。如本文中使用，“若干”某事物可指代一或多个此类事物。例如，若干电容器可指代至少一个电容器。

本文中的图遵循编号惯例，其中第一位或前几位数字对应于图的图号且剩余数字标识图中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字识别。例如，元件符号104可参考图1中的元件“04”，且类似元件可在图2中参考为204。一个图内的多个类似元件可用一个元件符号后跟连字符及另一数字或字母来参考。例如，102-1可参考图1中的元件02-1，且102-2可参考元件02-2，其可类似于元件102-1。此类类似元件可在没有连字符及额外数字或字母的情况下大体上参考。例如，元件102-1及102-2或其它类似元件可大体上参考为102。

图1到3说明根据本发明的若干实施例的形成在电介质材料上的存储节点的电极的实例横截面视图。在实例中，电极可为形成于电介质材料上的电容器单元的顶部电极。图1说明设备100，其包括顶部电极的第一部分102-1及顶部电极的第二部分102-2(个别地或统称为顶部电极102)、金属氧化物材料104及电介质材料106。

顶部电极102可由各种材料形成。电极可为电导体。顶部电极可用于针对半导体组件导电。在一个实施例中，顶部电极可由氮化钛(tin)形成。在其它实施例中，顶部电极可为氮化铝(aln)、氮化钨(wn)、氮化钼(mn)、氮化钌(run)等及/或其组合或化合物。因此，顶部电极102的非限制性实例可包含铂(pt)、钌(ru)、氮化钛(tin)、钨(w)、钼(mo)、氮化钽(tan)、铝(al)、铑(rh)、氮化钨(wn)及氧化钌(ruo)。

电极102可与电介质材料106接触形成。电介质材料的非限制性实例可包含氮化物、氧化物及/或其组合或化合物。

根据一些实施例，金属氧化物材料104可沉积于电极102的部分上。金属氧化物是由金属及氧的组合形成的化学化合物。金属氧化物的非限制性实例可包含氧化钇(yox)、氧化硅(siox)、氧化锗(geox)、氧化锆(zrox)、氧化铪(hfox)、氧化锶(srox)、氧化镁(mgox)及氧化钙(cao)。在一些实施例中，金属氧化物104可由alox形成。alox可非原位沉积。根据一些实施例，金属氧化物104可沉积于电极102的第一部分上。

在一些实施例中，电极102、电介质106及金属氧化物104可使用化学气相沉积(cvd)沉积。cvd是一种真空沉积方法，其中晶片暴露于一或多个挥发性前驱体，所述挥发性前驱体在晶片表面上反应及/或分解以产生所要沉积。在一些实施例中，电极102、电介质106及金属氧化物104可使用原子层沉积(ald)沉积。ald为cvd的子类。在ald期间，材料反复暴露于按顺序一次一个地与材料表面反应的单独前驱体。通过这些暴露，缓慢沉积薄膜。

在一些实施例中，电极的第一部分102-1可原位沉积。电极的第一部分102-1可从真空腔室移除，且金属氧化物104可非原位沉积于电极的第一部分102-1上。一旦已沉积金属氧化物104，电极的第一部分102-1及金属氧化物104便可被放置在真空腔室中以原位沉积电极的第二部分102-2。在一些实施例中，电极102可非原位沉积。在一些实施例中，金属氧化物104可原位沉积。

用电极102沉积金属氧化物104可在后续的处理步骤期间保护电介质材料106以防损害且可减小存储节点的电压泄漏。在一些实施例中，电压泄漏可因各种原因减小，包含增大功函数，增大电子势垒及增大电极102的界面处的带隙。

例如，电荷泄漏可通过增大电极102的功函数而减小。材料的功函数是从材料表面射出电子所需的能量的最小数量。增大功函数可缓解泄漏问题，这是因为增大功函数可减小电荷移动通过电介质106的概率。

电荷泄漏可通过增大不同材料的带隙偏移而减小。带隙偏移为在半导体异质结(例如，界面)处的不同半导体材料的能量带之间的差。带隙是其中可不存在电子状态的能量范围。增大带隙可增加电子移动到不同能带所需的能量的数量。因此，增大带隙偏移可增加使电子流动通过材料所需的能量数量。此可增加使电荷流动通过材料所需的能量数量。增加使电流动通过材料所需的能量的数量可减小泄漏，因为使电荷泄漏穿过材料可能花费更高水平的能量。

将金属氧化物104沉积到电极102中可增大电极的第一部分102-1与电介质106之间的导带偏移。金属氧化物104可减小围绕金属氧化物104的电极102的区域中的电子密度。将金属氧化物104沉积到电极102中可形成电极102与电介质106之间的正电区。电子可移动远离此区，在金属氧化物104与电介质106之间留下阱。此可导致电极的第一部分102-1与电介质106之间的增大带隙偏移。

金属氧化物104可沉积到电极102的不同区域中。金属氧化物104可沉积为层。在一些实施例中，金属氧化物可沉积为不连续层。如本文中使用，不连续层可为金属氧化物104的层，其中可具有间隙。间隙可允许电极102的第一及第二部分彼此接触。在一些实施例中，金属氧化物104可沉积到电极102的区域中，使得电极的第二部分102-2比电极的第一部分102-1更厚。在一些实施例中，泄漏保护可在金属氧化物104与电介质106之间的距离减小时增大。

电介质106可在电极102之前沉积。电介质106可充当阻碍存储节点的元件之间的意外导电的绝缘体。在一些实施例中，电介质106可拥有高介电常数(k)。形成具有高k的电介质106可增大存储节点中的电容器的电容。如上文陈述，将金属氧化物104沉积到电极102中可增大电极102与电介质106之间的带隙偏移。增大带隙偏移可增加用于使电子输送通过电边界(例如，使电子移动通过材料界面)的能量的数量。因此，增大电极102与电介质106之间的带隙偏移可减小存储节点中的泄漏的数量。

在图1的实例中，金属氧化物材料104与电介质106之间的电极的第一部分102-1的厚度(t1)小于电极的第二部分102-2的厚度(t2)。因而，金属氧化物材料104形成于电极102的下半部分中，比电极102的上表面更靠近与电介质106的界面。

图2说明根据本发明的若干实施例的形成在电介质材料上的电容器单元的顶部电极的实例横截面视图。设备200及其组件可类似于图1中说明的设备100及其组件。图2说明电极的第一部分202-1及电极的第二部分202-2(个别地或统称为电极202)、金属氧化物204及电介质材料206。

如在图2中说明，电极202可沉积于电介质206上方。电介质206可为高k电介质。金属氧化物204可沉积到电极202中。在图2的实例中，电极的第一部分202-1沉积于电介质206上方。金属氧化物204沉积于电极的第一部分202-1上方且电极的第二部分202-2沉积于金属氧化物204上方。如在图2中展示，金属氧化物204可沉积使得电极的第一部分202-1具有大于电极的第二部分202-2的厚度。因而，金属氧化物材料204形成于电极202的上半部分中，比到电介质206的界面更靠近电极的上表面。在一些实施例中，金属氧化物204也可沉积使得金属氧化物204的厚度可为电极202的厚度的百分之十(10％)到百分之十五(15％)。

图3说明根据本发明的若干实施例的形成在电介质材料上的电容器单元的顶部电极的实例横截面视图。设备300及其组件可类似于图1中说明的设备100及其组件。图3说明电极302-1、302-2、……、302-n(个别地或统称为电极302)、金属氧化物304-1、……、304-n(个别地或统称为金属氧化物304)及电介质材料306的部分。

如在图3中说明，金属氧化物304可沉积到电极302的多个不同位置中。在一些实施例中，金属氧化物304-1可沉积于电极的第一部分302-1上方。金属氧化物304-1可沉积为材料层。在一些实施例中，金属氧化物304-1可沉积为不连续材料层。电极的第二部分302-2可沉积于金属氧化物304-1上方。金属氧化物304-n可沉积于电极的第二部分302-2上方。在一些实施例中，金属氧化物304-n可沉积为不连续层。电极的第三部分302-n可沉积于金属氧化物304-n上方。金属氧化物304可在比图3中展示更多的不同位置处沉积到电极302中。

图4a到4b说明根据本发明的若干实施例的存储节点的实例俯视图。图4a到4b说明作为电容器408、409的存储节点408、409。但是，本发明的实施例不限于作为存储节点的电容器。

图4a说明其中底部电极418可与填充材料419接触形成的单侧电容器408。填充材料419的非限制性实例包含多晶硅氮化物、氮化钛、钨及其掺杂版本。电介质材料406可与底部电极418接触形成。电介质材料406可为高k介电质材料。顶部电极的第一部分402-1可与电介质材料406接触形成。金属氧化物材料404可形成于顶部电极的第一部分402-1上。顶部电极的第二部分402-2可形成于金属氧化物材料404上。

图4b说明其中底部电极的第一部分418-1可与填充材料419接触形成的单侧电容器409。金属氧化物材料404可形成于底部电极的第一部分418-1的顶部上。底部电极的第二部分418-2可形成于金属氧化物材料404上。电介质材料406可形成于底部电极的第二部分418-2上。顶部电极402可形成于电介质材料406上。

图5说明根据本发明的若干实施例的存储节点的实例横截面侧视图。图5说明作为电容器508的存储节点508、顶部电极的第一部分502-1、顶部电极的第二部分502-2(个别地或统称为顶部电极502)、电介质材料506、底部电极518、填充材料519及衬底材料501。但是，本发明的实施例不限于作为存储节点的电容器。

图5说明其中底部电极518可与填充材料519接触形成的单侧电容器508。电介质材料506可与底部电极518接触形成。在一些实施例中，电介质材料506可为zrox材料。顶部电极的第一部分502-1可与电介质材料506接触形成。金属氧化物504可形成于电极的第一部分502-1上方。电极的第二部分502-2可形成于金属氧化物504上方。顶部电极502的非限制性实例可包含铂(pt)、钌(ru)、氮化钛(tin)、钨(w)、钼(mo)、氮化钽(tan)、铝(al)、铑(rh)、氮化钨(wn)、氮化钼(mon)及氧化钌(ruo)。

底部电极518可与衬底材料510接触形成。填充材料519可形成于由底部电极518形成的腔室内。电介质材料506可与底部电极518及填充材料519接触形成。顶部电极502可与电介质材料506接触形成。

图6说明根据本发明的若干实施例的包含耦合到存储节点的存取装置的存储器单元的横截面视图。根据一些实施例，存储器单元结构包含根据本文中描述的技术形成的电极。例如，存储节点可包含具有根据本文中描述的技术形成的电极的电容器。

图6说明具有栅极621-1、……、621-n(个别地或统称为栅极621)的设备620。栅极621也可称为栅极电极。栅极621可为到凹入存取装置(例如，埋入式凹入存取装置(brad))的栅极。在所展示的实例中，栅极621可包含：第一部分626，其包含金属(例如，氮化钛(tin))；及第二部分636，其包含掺杂多晶硅以形成混合金属栅极(hmg)621。栅极621可与通道635分离，从而通过栅极电介质637分离第一源极/漏极区616-1及616-2(统称为第一源极/漏极区616)与第二源极/漏极区612-1及612-2(统称为第二源极/漏极区612)。在图6的实例中，两个相邻存取装置621及623被展示为在结处共享第二源极/漏极区612。相邻存取装置621及623被内建到衬底材料624中。

在图6的实例中，具有根据本文中描述的技术形成的电极的存储节点631可耦合到第二源极/漏极区612。绝缘材料640(例如，电介质材料)可形成于间隔件材料626及栅极掩膜材料638上，且接触金属材料630。在至少一个实施例中，金属材料630可与间隔件材料626、源极/漏极区612及616，及结接触形成。绝缘材料640可形成于间隔件材料626及栅极掩膜材料638上，且接触金属材料630。

图7说明根据本发明的若干实施例的用于在电容器单元中形成电极的实例方法750的流程图。除非明确陈述，否则本文中描述的方法的元件不限于特定顺序或序列。另外，本文中描述的若干方法实施例或其元件可在相同或基本上相同的时间点执行。

在框752，方法750可包含将顶部电极的第一部分沉积于电容器单元的存储节点的电介质材料上方。电介质材料可为高k电介质材料。电介质材料可由锆基材料形成。

在框754，方法750可包含将金属氧化物沉积于顶部电极的第一部分上方。金属氧化物可沉积到在0到的范围中的厚度。金属氧化物可使用化学气相沉积(cvd)沉积。在一些实施例中，金属氧化物可使用原子层沉积(ald)沉积。在一些实施例中，金属氧化物可使用多个ald循环沉积。在一些实施例中，金属氧化物可使用共形沉积沉积。金属氧化物可沉积以减小电容器单元中的电荷泄漏。

在框756，方法750可包含将顶部电极的第二部分沉积于金属氧化物上方。顶部电极可沉积到0到的厚度。在一些实施例中，顶部电极的第一部分可沉积到小于顶部电极的第二部分的厚度的厚度。在一些实施例中，顶部电极的第一部分可沉积到大于顶部电极的第二部分的厚度的厚度。

图8说明可用于半导体制造工艺中的实例处理设备851。结合图8使用的编号惯例不遵循适用于图1到7的之前介绍的编号惯例及序列。处理设备851可包含包围经配置以对若干半导体装置执行沉积及/或蚀刻操作的组件的腔室852。腔室852可进一步包围载体853以容纳一批半导体晶片854。处理设备851可包含工具及/或与工具相关联，所述工具包含(例如)泵855单元及清洗856单元，所述泵855单元及清洗856单元经配置以在半导体制造序列中的每一点引入且移除适当蚀刻化学物，如本文中描述。处理设备851可进一步包含温度控制857单元，所述温度控制857单元经配置以在制造序列中的每一点将腔室852维持在适当温度。系统850可包含若干腔室852，所述腔室852各经配置以在制造序列期间执行特定工艺(例如，湿蚀刻工艺、干蚀刻工艺及/或沉积工艺等)。

系统850可进一步包含控制器858。控制器858可包含用于实施(例如，沉积顶部电极的多个部分)的电路及/或编程，或与之相关联。在一些实施例中，顶部电极可沉积于高k电介质材料上方。通过控制器858调整此沉积、移除及蚀刻操作可控制处理设备851中产生的半导体装置的临界尺寸(cd)。

主机可经配置以产生与在移除半导体装置的沟槽的底部区处的衬底材料期间保护一支柱的顶部区及相邻沟槽相关的指令。主机的实例在图9中展示为958，不过实施例不限于耦合到图9中展示的存储器系统962。指令可经由主机接口960发送到处理设备851的控制器858。指令可至少部分基于由主机958存储、经由来自另一存储系统(未展示)的输入提供及/或经由来自用户(例如，人类操作者)的输入提供以及其它可能性的缩放偏好(例如，以数值及/或结构定义的梯度)。控制器858可经配置以使指令及缩放偏好的输入能够定义将由处理设备851实施的半导体装置的制造的cd。

缩放偏好可确定支柱的顶部区的最终结构(例如，cd)、支柱的侧壁、支柱的宽度、沟槽的宽度及/或沟槽的深度。特定cd可由经由指令输入的特定缩放偏好实现。由控制器858接收且实施缩放偏好可导致通过处理设备851的电极的沉积时间的对应调整、电极的覆盖面积、高度及/或体积的调整、对电极执行的微调方向及/或微调时间的调整及/或对衬底材料执行的冲孔蚀刻方向及/或冲孔蚀刻时间的调整以及其它可能缩放偏好的实施方案。

控制器858可在若干实施例中经配置以将硬件用作控制电路。此控制电路可(例如)为专用集成电路(asic)，其具有经由相关联沉积及蚀刻工艺控制邻近沟槽的支柱形成，以及电极在支柱及沟槽上的形成及电极从支柱及沟槽的移除的制造步骤的逻辑。

控制器858可经配置以接收指令且引导操作的执行以执行将金属氧化物沉积到顶部电极中，如结合图7描述。

图9是包含具有根据本发明的一或多个实施例的至少一个存储器系统962的计算系统956的功能框图。结合图9使用的编号惯例不遵循适用于图1到7的之前介绍的编号惯例及序列。存储器系统962可(例如)为固态驱动器(ssd)。

在图9中说明的实施例中，存储器系统962包含存储器接口964、若干存储器装置968-1、……、968-n，及可选择地耦合到存储器接口964及存储器装置968-1、……、968-n的控制器966。存储器接口964可用于在存储器系统962与另一装置(例如，主机958)之间传送信息。主机958可包含处理器(未展示)。如本文中使用，“处理器”可为若干处理器，例如，并行处理系统、若干协处理器等。实例主机可包含膝上型计算机、个人计算机、数码相机、数字记录装置及回放装置、移动电话、pda、存储卡读取器、接口总线等或由其实施。此主机958可与使用(例如)被展示为851且结合图8描述的处理设备对半导体装置及/或ssd执行的制造操作相关联。

在若干实施例中，主机958可与主机接口960相关联(例如，包含或耦合到主机接口960)。主机接口960可实现缩放偏好(例如，以数值及/或结构定义的梯度)的输入以定义(例如)存储器装置(例如，如在968展示)的最终结构或中间结构及/或形成于其上的存储器单元阵列(例如，如在970展示)的临界尺寸(cd)以由处理设备851实施。阵列包含具有根据本文中描述的实施例形成的顶部电极的存储节点。缩放偏好可经由由主机958存储的若干偏好的输入、来自另一存储系统(未展示)的偏好的输入及/或由用户(例如，人类操作者)的偏好的输入提供到主机接口960。

存储器接口964可呈标准化物理接口的形式。例如，当存储器系统962用于计算系统956中的信息(例如，数据)存储时，存储器接口964可为串行高级技术附件(sata)接口、周边组件高速互连(pcie)接口或通用串行总线(usb)接口以及其它物理连接器及/或接口。但是，一般来说，存储器接口964可提供用于在存储器系统962的控制器966与主机958之间(例如，经由主机接口960)传递控制、地址、信息、缩放偏好及/或其它信号的接口。

控制器966可包含(例如)固件及/或控制电路(例如，硬件)。控制器966可操作耦合到及/或包含于与存储器装置968-1、……、968-n中的一或多者相同的物理装置(例如，裸片)上。例如，控制器966可为或可包含作为可操作耦合到包含存储器接口964及存储器装置968-1、……、968-n的电路(例如，印刷电路板)的硬件的asic。或者，控制器966可包含在单独的物理装置上，所述单独的物理装置通信耦合到包含存储器装置968-1、……、968-n中的一或多者的物理装置(例如，裸片)。

控制器966可与存储器装置968-1、……、968-n通信以引导感测(例如，读取)、编程(例如，写入)及/或擦除信息的操作以及用于管理存储器单元的其它功能及/或操作。控制器966可具有可包含若干集成电路及/或离散组件的电路。在若干实施例中，控制器966中的电路可包含用于控制跨存储器装置968-1、……、968-n的存取的控制电路及/或用于在主机958与存储器系统962之间提供转换层的电路。

存储器装置968-1、……、968-n可包含(例如)若干存储器阵列970(例如，易失性及/或非易失性存储器单元阵列)。例如，存储器装置968-1、……、968-n可包含存储器单元阵列，例如，经结构化以包含感测线触点的实例存储器装置的部分。至少一个阵列包含具有根据本文中揭示的实施例形成的栅极结构的存取装置。如将了解，存储器装置968-1、……、968-n的存储器阵列970中的存储器单元可在ram架构(例如，dram、sram、sdram、feram、mram、reram等)、快闪架构(例如，nand、nor等)、三维(3d)ram及/或闪存单元架构或包含支柱及相邻沟槽的一些其它存储器阵列架构中。

存储器装置968可形成于同一裸片上。存储器装置(例如，存储器装置968-1)可包含形成于裸片上的一或多个存储器单元阵列970。存储器装置可包含与形成于裸片上的一或多个阵列970相关联的感测电路972及控制电路974，或其部分。感测电路972可用于确定(感测)存储在阵列970的行中的特定存储器单元处的特定数据值(例如，0或1)。除了响应于来自主机958及/或主机接口960的命令引导数据值的存储、擦除等外，控制电路974可用于引导感测电路972感测特定数据值。命令可经由存储器接口964直接发送到控制电路974或经由控制器966发送到控制电路974。

图9中说明的实施例可包含额外电路，未说明所述额外电路以免使本发明的实施例模糊。例如，存储器装置968可包含锁存通过i/o电路在i/o连接器上提供的地址信号的地址电路。可由行译码器及列译码器接收且译码地址信号以存取存储器阵列970。将了解，地址输入连接器的数量可取决于存储器装置968及/或存储器阵列970的密度及/或架构。

在本发明的以上具体实施方式中，参考形成其部分的附图，且其中通过说明展示可如何实践本发明的一或多个实施例。足够详细描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下做出过程、电及/或结构改变。

将理解，本文使用的术语是仅出于描述特定实施例的目的，且并不期望是限制性的。如本文中使用，单数形式“一(a、an)”及“所述”包含单数及复数指称，除非上下文另有明确指示，“若干”、“至少一个”及“一或多个”也一样(例如，若干存储器阵列可指代一或多个存储器阵列)，而“多个”期望指代超过一个此类事物。此外，单词“可(can及may)”在整个此申请案中以许可的意义使用(即，有可能、能够)，而不是以强制性意义(即，必须)。术语“包含”及其派生词意指“包含，但不限于”。术语“耦合(coupled及coupling)”意指直接或间接物理连接，且除非另有陈述，可包含用于对指令(例如，控制信号、地址信号等)及数据的存取及/或用于移动(传输)所述指令及数据的无线连接，视上下文而定。

虽然已在本文中说明及描述包含与在用于感测线接触的有源区域上对材料进行图案化相关的半导体材料、底层材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物、蚀刻工艺、溶剂、存储器装置、存储器单元、开口以及其它材料及/或组件的各种组合及配置的实例实施例，但本发明的实施例不限於本文中明确陈述的所述组合。除了本文中揭示外，与在用于感测线接触的有源区域上对材料进行图案化相关的半导体材料、底层材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物、蚀刻工艺、溶剂、存储器装置、存储器单元、开口及/或沟槽的侧壁的其它组合及配置明确地包含在本发明的范围内。

虽然已在本文中说明且描述特定实施例，但所属领域的一般技术人员将了解，经计算以达成相同结果的布置可替换所展示的特定实施例。本发明期望涵盖本发明的一或多个实施例的调适或变化。应理解，以上描述已以说明性方式而非限制性方式进行。所属领域的技术人员将在阅读以上描述之后了解以上实施例及本文未具体描述的其它实施例的组合。本发明的一或多个实施例的范围包含其中使用以上结构及工艺的其它应用。因此，应参考随附权利要求书连同此类权利要求书被授予的等效物的全范围而判定本发明的一或多项实施例的范围。

在前文具体实施方式中，出于简化本发明的目的，在单个实施例中将一些特征组合在一起。本发明的此方法不应被解释为反映本发明的所揭示的实施例必须使用比在每一权利要求中明确陈述更多的特征的意图。实际上，如所附权利要求书反映，本发明的主题在于比单个所揭示实施例的所有的特征更少的特征。因此，所附权利要求书由此并入具体实施方式中，其中每一权利要求独立作为单独的实施例。