半导体结构的制备方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体结构的制备方法。

背景技术：

在半导体制造过程中，半导体器件表面的钝化和金属化是半导体制造工艺中必不可少的部分。半导体器件的金属化是应用化学或物理处理方法在所述半导体器件上淀积导电金属薄膜的过程。为了降低所述半导体器件表面的顶部金属(topmetal)线的电阻，通常情况下会增加所述顶部金属线的厚度。在现有的半导体器件中，所述顶部金属线的厚度通常约为

对半导体器件的表面进行钝化可以增强所述半导体器件对离子的阻挡能力，防止所述半导体器件受到机械损伤和化学损伤。参阅图1，对半导体器件的表面进行钝化即在所述半导体器件的表面沉积一覆盖所述顶部金属线的钝化层(passivationlayer，pa)。在后续工艺中，需要对所述钝化层进行光刻，露出部分所述顶部金属线以便金属互连工艺的进行。然而，现有的半导体器件中钝化层的厚度通常在左右，无法填满所述顶部金属线之间的沟槽，导致所述顶部金属线表面钝化层的拐角处的光刻胶层较薄，或者没有光刻胶使得所述顶部金属线上钝化层的拐角处暴露，从而导致所述钝化层表面的光刻胶层在后续的刻蚀工艺中容易被刻穿，进而造成所述钝化层损伤(即图2所表示的情况)，影响半导体器件的性能。

技术实现要素：

本发明的目的在于提供一种半导体结构的制备方法，通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了所述钝化层以及钝化层表面的光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。

为了达到上述目的，本发明提供了一种半导体结构的制备方法，其特征在于，包括：

提供衬底，所述衬底的部分表面形成有金属层；

在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；

对所述氧化层进行平坦化处理；以及

在所述氧化层的表面形成钝化层。

可选的，所述设定值的范围为

可选的，所述钝化层的厚度范围为

可选的，所述金属层的厚度范围为

可选的，采用等离子体增强的化学气相沉积法形成所述氧化层和所述钝化层。

可选的，采用化学机械研磨方法对所述氧化层进行平坦化处理。

可选的，所述半导体结构的制备方法还包括：

在所述钝化层的表面形成光刻胶层；

对所述光刻胶层进行光刻，形成图案化的光刻胶层；以及

以所述图案化的光刻胶层为掩模层依次刻蚀所述钝化层和所述氧化层，以暴露出部分所述金属层。

可选的，所述光刻胶层的厚度范围

可选的，所述氧化层的材料包括正硅酸乙酯。

可选的，所述钝化层的材料包括氮化硅、氮氧化硅或碳化硅。

综上所述，本发明提供一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层；在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理；以及在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了顶层金属的钝化层及所述钝化层上光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。

附图说明

图1为一半导体结构进行钝化层刻蚀后钝化层未被损伤的电镜图；

图2为一半导体结构进行钝化层刻蚀后出现钝化层损伤的电镜图；

图3-图5为一半导体结构的制备方法中各个步骤对应的结构示意图；

图6为本发明一实施例提供的半导体结构的制备方法的流程图；

图7-图11为本实施例提供的所述半导体结构的制备方法中各个步骤对应的结构示意图；

其中，附图标记如下：

100、100’-衬底；200、200’-金属层；210、210’-氧化层；300、300’-钝化层；310、310’-光刻胶层。

具体实施方式

图3-图5为一种半导体结构的制备方法中各个步骤对应的结构示意图。首先，参阅图3，提供衬底100’，所述衬底100’的部分表面形成有金属层200’。具体的，参阅图3，所述金属层200’包括若干根金属线，相邻的所述金属线之间存在间隙(即图3中a所表示的区域)。所述金属层200’的厚度为可选的，所述衬底100’和所述金属层200’之间还包括功能区或其他半导体结构。

接着，参阅图4，在所述金属层200’的表面形成氧化层210’。所述氧化层210’的厚度为可选的，所述氧化层210’的材料包括正硅酸乙酯(teos)或氧化硅。所述氧化层210’通过等离子体增强的化学气相沉积法(pecvd)制备而成。

随后，参阅图5，在所述氧化层210’的表面形成钝化层300’，并在所述半导体结构的表面形成光刻胶层310’。所述钝化层300’的厚度为且所述钝化层300’的材料包括氮化硅。所述钝化层300’通过等离子体增强的化学气相沉积法(pecvd)制备而成。所述光刻胶层310’的厚度为

然而，参阅图5，由于所述钝化层300’太薄，无法填满所述金属层200’中的间隙，因此，在后续的钝化层刻蚀工艺中钝化层(即所述金属层表面的钝化层)的拐角处的没有光刻胶，或光刻胶较薄而被刻穿，从而导致所述钝化层损伤，半导体结构的性能受到影响。

为了避免上述情况，本发明一实施例提供了一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层，在所述衬底和所述金属层的表面形成氧化层，使所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理后在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，采用本发明提供的半导体结构的制备方法可以相应减薄钝化层以及钝化层表面的光刻胶层的厚度，缩短了钝化层的刻蚀时间，提高了半导体结构的生产效率。

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图6为本实施例提供的半导体结构的制备方法的流程图。参阅图6，所述半导体结构的制备方法包括：

步骤s01：提供衬底，所述衬底的部分表面形成有金属层；

步骤s02：在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；

步骤s03：对所述氧化层进行平坦化处理；

步骤s04：在所述氧化层的表面形成钝化层。

下面结合图7-图11详细介绍本实施例提供的所述半导体结构的制备方法。

首先，参阅图7，执行步骤s01，提供衬底100，所述衬底100的部分表面形成有金属层200。可选的，所述衬底100和所述金属层200之间还包括其他半导体结构或功能区，本发明对此不作限制。本实施例中，所述金属层200包括若干根金属线，且相邻的所述金属线之间存在间隙(即图7中b所表示的区域)。本实施例中，所述衬底100为硅衬底，在本发明的其它实施例中，所述衬底100还可以是锗硅衬底、ⅲ-ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底。所述金属层200的厚度为在本发明的其他实施例中，所述金属层200的厚度可以根据实际需要进行调整，本发明对此不作限制。

随后，参阅图8，执行步骤s02，在所述衬底100和所述金属层200的表面形成氧化层210，所述氧化层210的上表面的最低位置高于所述金属层200的上表面一设定值。具体的，本实施例通过等离子体增强的化学气相沉积法(pecvd)在所述金属层200的表面和所述间隙暴露的部分衬底100的表面沉积形成氧化层210。本实施例中，所述设定值的范围为所述设定值的具体取值可以根据实际情况进行选择，本发明对此不作限制。

接着，参阅图9，执行步骤s03，对所述氧化层210进行平坦化处理。本实施例中，采用化学机械研磨(cmp)对所述氧化层210进行平坦化处理，以便后续步骤可以形成均匀的钝化层。需要说明的是，完成平坦化处理后所述氧化层210的上表面仍然高于所述金属层200的上表面，且所述氧化层210的上表面至少比所述金属层200的上表面高以保护所述金属层200在后续工艺中不被损伤。所述氧化层210的材料为正硅酸乙酯(teos)，在本发明的其他实施例中，所述氧化层210的材料可以根据实际需要进行调整，将正硅酸乙酯换成无掺杂硅玻璃、hdp氧化硅或其它材料(例如未掺杂多晶硅、氧化硅、旋涂介电材料及流质氧化硅或其任意组合之一)，本发明对此不作限制。

随后，参阅图10，执行步骤s04，在所述氧化层210的表面形成钝化层300。可选的，所述钝化层300的厚度范围为所述钝化层300的厚度的具体取值可以根据实际需要进行选择，所述钝化层300越薄，后续工艺中刻蚀所述钝化层300所需的工艺时间越短。本实施例中，所述钝化层300的材料包括氮化硅(sin)，在本发明的其他实施例中，所述钝化层300的材料还可以为氮氧化硅(sion)或碳化硅(sic)等材料，本发明对此不作限制。可选的，通过等离子体增强的化学气相沉积工艺(pecvd)形成所述钝化层300。

可选的，参阅图11，本实施例所述的半导体结构的制备方法还包括：在所述钝化层300的表面形成光刻胶层310；对所述光刻胶层310进行光刻，形成图案化的光刻胶层310；以所述图案化的光刻胶层310为掩模层依次刻蚀所述钝化层300和所述氧化层210，以暴露出部分所述金属层200。本实施例中，所述光刻胶层310的厚度范围为所述光刻胶层的厚度的具体数值可以根据实际需要进行选择，本发明对此不作限制。

由于本实施例所述的半导体结构的制备方法增加了所述氧化层210的厚度，并对所述氧化层210进行平坦化处理，因此步骤s04形成的钝化层300具有良好的均匀性，可以有效防止所述钝化层300在刻蚀时出现损伤。同时，所述钝化层300和所述光刻胶层310的厚度可以适当减薄，从而缩短刻蚀所述钝化层300所需的工艺时间，提高所述半导体结构的生产效率。

综上，本发明提供一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层；在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理；以及在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了顶层金属的钝化层及所述钝化层上光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。