专利名称：集成半导体存储装置的制作方法
技术领域：
本发明涉及一种按照权利要求1前序部分的特征的集成半导体存储装置。
这种集成半导体存储装置例如已在专利EP 0 514 149 A1中提出。该专利设计了上下限定一介质的上部和下部多层电极。其各紧靠衬底的薄层具有高的熔点，而且不与介质层反应。作为各紧靠衬底层的示例，专利中提到钛、钽、钨、钼等。在其上设置的层有铂、钯、铑和铝。所以，如专利EP 0 514 149 A1中的一个示例所示(参阅那里的
图1)，位于介质层上的上电极具有一个钛的底层和一个位于其上的铂层。钛层的厚度应在10至150nm之间和铂层的厚度应在100至1200nm之间。
现在，将氧化物陶瓷介质材料用于存储电容器，因为用这些介质材料，在占用较小面积的情况下可以得到比较大的电容量。高介电常数材料，例如(BaxSr1-xTiO3)或铁电材料SrBi2Ta2O9被用作氧化物陶瓷介质。由于介质中的高氧成分以及在淀积时或在温度处理时需要氧气氛，所以到目前为止所采用的电极材料，如铝、多晶硅或硅化物不可能再被选用。
因此，现在采用铂作为新电极材料，如专利US 5,330,931或US5,466,629所述。
现目前为止，铂的结构化尚未令人满意地得到解决。刻蚀工艺主要需经高能离子的物理过程来实现。此外，目前已知可对铂各向异性地刻蚀。不过在这种各向异性地刻蚀中，所得到的刻蚀截面总还是不能令人满意。另外铂具有较高的电阻率，例如比铝高，即约10μ欧姆·厘米。虽然铂在向铁电体和高介电常数介质过渡方面具有特别优良的特性，但是上述缺点使得目前尚不能引起人们把它作为电极材料的兴趣。
因此，本发明的目的是提出一种集成半导体存储装置，该装置是在迄今为止已知的半导体存储装置的纯铂电极方面得以改进，并且可以很容易制造。
该目的按权利要求1的特征用一集成半导体存储装置予以实现。
据此，至少存储电容器的上电极是分层制成的，该电极具有一个面向介质层的铂层和一个位于铂层上的非贵重金属层，此层与铂层相比有较大的厚度。作为非贵重金属层例如可以使用铝层或钨层。
铂层具有几个nm的厚度，例如可达10nm。相反位于其上的非贵重金属层要厚得多，并且使用的厚度达到数百nm，例如达到800nm。
根据本发明的有夹层式结构电极的集成半导体存储装置与纯铂电极或另一种纯贵重金属电极相比较具有下列优点-如果该种层式电极结构用于存储电容器的两个电极，那么通过该薄的铂层就可以保持电极结构的对称性。从而可以避免有害效应，例如介质滞后回线的印记(Imprint)或偏移。
-对于非贵重金属可以采用一种已知的标准工艺，用于把这种金属覆盖在薄的铂层上。作为标准工艺例如铝或钨的CVD是适用的。
-本发明的电极结构的特征电阻比纯铂电极少。从而本发明的上电极不仅可以用于单个的存储电容器，而且可以用于具有大量单个存储电容器的整个存储单元组，并且也可用于集成半导体存储装置的其它区域的布线。在此显示出了上电极较低电阻的优点。
-一个很薄的铂层在刻蚀工艺中对于边缘陡度、刻蚀速度等等方面没有提出那么高的要求。从而简化了铂的刻蚀工艺。在铂层上覆盖的其它金属可以采用标准工艺刻蚀，并可用作刻蚀铂的硬掩膜。
-在应用具有不是很大的宽高比的三唯结构时，对于铂可以采用一种溅射工艺，只要该工艺至少可以提供一种较小的边缘覆盖。在铂层上覆盖的非贵重金属可以用CVD(化学气相淀积)法淀积，以使铂层的小的厚度差不起重要作用。因此，依据本发明不再迫切需要开发一种铂的CVD工艺。
下面借助一实施例，结合一附图进一步阐述本发明。
在所示附图中，示出了一个例如由硅材料构成的半导体主体5。在该半导体主体5的上部主表面的下方，用实际上已知的方法集成一选择晶体管10。该选择晶体管10具有一漏区11和一相邻设置的源区12。该漏区11和该源区12，例如是n+掺杂的阱状区，这些区相互拉开距离集成在半导体主体5的P型衬底内。此外，选择晶体管10按实际上已知的方式具有一栅区13，该栅区由一绝缘层17包围。如通常在存储单元的选择晶体管中，该栅区13位于漏区11和源区12之间的中间区域的上方。例如该栅区13与存储装置的位线保持导电连接。漏区11与触点16例如与存储装置的字线建立电接触。
源区12与第一电极21建立电连接。在所示的半导体主体5截面图的实施例中，该电极21由源区12稍微向上然后向右拐成L形，以大致沿平行于半导体主体5的上主表面方向继续延伸。在该第一电极21上设置一介质层22，并在此介质层22上设置一第二电极23。此两电极21、23和该介质层22组成本发明半导体存储装置的一存储单元的存储电容器20。在附图中示出的存储电容器20的上电极23与一触点26导电连接。在触点26上，例如加上半导体装置的基准电位。
如附图所示，整个半导体存储装置由大量半导体存储单元组成。为了使各个存储单元电气上相互分开，具有漏区11、源区12和栅区13的选择晶体管10，由一P+层14以方框形式包围。在该P+层14上覆盖一绝缘层15，该绝缘层伸到下电极21和P+层14之间。用符号25表示的薄层是一钝化层，在触头16和26的金属化工艺之前将该钝化层覆盖在半导体主体5上。
如给出的实施例的截面图所示，存储电容器20的上电极23是层状结构。该电极23包括一比较薄的铂层23a，该铂层直接位于介质层22上。该铂层23a可以具有例如达到约10nm厚度。另一金属层23b位于该铂层23a上和从而避开介质层22。此另一金属层23b可以由一标准材料组成，如目前在集成半导体存储装置中，用于存储器的电极所使用的材料。该金属层23b例如可以由一种非贵重金属优先为铝或钨组成。该另一金属层23b比铂层23a有着较大的厚度。该金属层23b厚度大于10nm并优先小于约800nm。
第二金属层23b可以用一种标准方法，例如CVD淀积法覆盖在铂层23a上。该铂层23a例如采用一种溅射工艺覆盖在介质层22上。
此外原则上也是可能的，即第一电极21以与第二电极23相似的方式来构成。在这种情况下电极21应该同样是层式结构，不过其中薄的铂层必须面向介质层22。出自对称的理由，第一电极21的第二金属层应该与第二电极23的第二金属层23b相同，由同样材料组成。
作为介质层可以采用铁电介质或高介电常数的电介质。
如图1中另外所指出的，具有铂层23a和位于其上的非贵重金属层23b的层状结构的上电极23，可以用作半导体存储装置的其余区域的布线。为此，具有铂层23a和位于其上的非贵重金属层23b的层状结构向半导体主体5的其余区域B延伸，仅示意性示出。本发明电极结构的电阻比钝铂电极要小，所以该层状结构在半导体主体5的其余部分可以毫无问题地用作布线。
符号表5 半导体10 选择晶体管11 漏区12 源区13 栅区14 P+层15 绝缘层16 触点20 存储电容器21 电极22 介质层23 电极25 钝化层26 触点23a 铂层23b 金属层B 区域
权利要求
1.集成半导体存储装置，该装置具有一在其中集成了选择晶体管(10)的半导体主体，以及具有各含一介质层(22)的存储电容器(20)，该介质层被安置在上下电极(21、23)之间，其中至少上电极(23)是层状结构，并且电极层之一是一铂层(23a)，其特征在于，铂层(23a)位于介质层(22)上，并且一非贵重金属层(23b)位于该铂层(23a)上，该非贵重金属层与铂层(23a)相比具有较大的厚度。
2.根据权利要求1的集成半导体存储装置，其特征在于，层状结构的上电极(23)具有铂层(23a)和位于其上的非贵重金属层(23b)，其在半导体存储装置的其它区域被用作布线。
3.根据权利要求2的集成半导体存储装置，其特征在于，铂层(23a)具有约达约10nm的厚度。
4.根据权利要求1至3之一的集成半导体存储装置，其特征在于，非贵重金属层(23b)具有大于10nm到约800nm的厚度。
5.根据权利要求1至4之一的集成半导体存储装置，其特征在于，非贵重金属层是铝层或钨层。
6.根据权利要求1至5之一的集成半导体存储装置，其特征在于，上下电极(21、23)是层式结构，并且具有各面向介质层(23)的比非贵重金属层(23b)更薄的铂层(23a)。
7.根据权利要求1至6之一的集成半导体存储装置，其特征在于，不仅电极(21、23)而且介质层(22)都基本平行于半导体主体(5)的上主表面安置。
8.根据权利要求1至7之一的集成半导体存储装置，其特征在于，介质层(22)是一铁电介质或一高介电常数的介质。
9.根据权利要求1至8之一的集成半导体存储装置，其特征在于，采用溅射工艺将铂层(23a)覆盖在半导体主体上。
10.根据权利要求1至9之一的集成半导体存储装置，其特征在于，采用CVD工艺将非贵重金属层(23b)淀积在半导体主体上。
全文摘要
本发明的集成半导体存储装置,具有一半导体主体,在该半导体主体中集成了选择晶体管(10)和存储电容器(20)。该存储电容器(20)具有一安置在两个电极(21、23)之间的介质层(23)。这些电极中至少上电极(23)是层式结构的,该电极具有一面向介质层(22)的铂层(23a)和位于其上的较厚的非贵重金属(23)。
文档编号H01L21/02GK1241296SQ97198379
公开日2000年1月12日 申请日期1997年9月9日 优先权日1997年9月9日
发明者G·欣德勒, W·哈特纳, F·兴特迈尔, C·马祖雷-埃斯佩佐, R·布鲁赫豪斯, W·赫恩莱恩, M·恩格尔哈德特 申请人:西门子公司