线62将第一电极61与对应的像素驱动 电路单元63电连接。所述像素驱动单元63通过第一过孔64与所述第一连接线62相连， 所述第一电极61通过第二过孔65与所述第一连接线62相连。因此，如图6所示，每一第 一电极所在区域上方都有一第一过孔，每一像素驱动电路单元所在区域上方都有一个第二 过孔。多个所述第一连接线之间具有间隙，互相绝缘，避免短路。
[0045] 需要说明的是，所述多条第一连接线还可以沿第二方向平行排列，具体实现过程 与上述实施例类似，在此不作赘述。
[0046] 在上述实施例的基础上，优选地，所述阵列基板的各第一电极的尺寸相同，这样设 置的好处是可以简化制备工艺，所述第一电极的尺寸大于与其相连的像素驱动电路单元的 尺寸。需要说明的是，为实现第一电极的整体外扩，覆盖阵列基板的周边电路区，可选地，各 所述第一电极的边长可以在第一方向和/或第二方向上大于与其相连的像素驱动电路单 元的边长。当所述第一电极的边长在第一方向上大于与其相连的像素驱动电路单元的边 长时，该结构的阵列基板的第一电极可以在第一方向上覆盖部分或全部周边电路。当所述 第一电极的边长在第二方向上大于与其相连的像素驱动电路单元的边长时，该结构的阵列 基板的第一电极可以在第二方向上覆盖部分或全部周边电路。当所述第一电极的边长在第 一方向和第二方向上均大于与其相连的像素驱动电路单元的边长时，该结构的阵列基板的 第一电极可以在第一方向和第二方向上覆盖部分或全部周边电路。所述第一电极尺寸相同 时，同一行像素驱动电路单元对应的所述第一连接线长度从阵列基板中间位置到边缘位置 呈等差数列依次增加，公差等于行方向上第一电极的边长与像素驱动电路单元边长之差。
[0047] 图7为本发明实施例提供的一种阵列基板的边缘区域的局部截面示意图，如图7 所示，由于阵列基板的第一电极71组成的阵列沿第一方向外扩，因此，其边缘区域的像素 驱动电路单元72和与其相连的第一电极72相距较远，在第二方向上已经完全无交叠，二者 通过第一连接线73相连，以驱动第一电极71上的发光元件工作。
[0048] 图8为发明实施例提供的阵列基板的中心区域边缘位置的局部截面示意图，如图 8所示，在阵列基板的中心区域边缘位置，第一电极81与对应的像素驱动电路单元82在第 一方向上存在位移差，在第二方向上部分交叠。
[0049] 图9为本发明实施例提供的阵列基板的中心区域的局部截面示意图，如图9所示， 在阵列基板的中心区域，由于第一电极91外扩对中心区域的影响很小，所以，第一电极91 与对应的像素驱动电路单元92在第一方向上的位移差不明显，在第二方向上第一电极与 对应的像素驱动电路单元几乎完全交叠。
[0050] 可选地，在制备工艺范围内，尽量减小所述第一连接线的线宽，以及相邻第一连接 线之间间距。所述第一连接线的线宽，以及相邻第一连接线之间间距越小，每个像素驱动电 路单元上排列的第一连接线就越多，所述第一电极覆盖阵列基板的面积就越大，有效显示 区越大，边框越窄。
[0051] 以5寸的阵列基板为例，其有源区的像素驱动电路单元尺寸为 28. 75ymm*87. 25ym，若第一方向上像素驱动电路单元尺寸为28. 75ym，第二方向上像素 驱动电路单元尺寸为87. 25ym，且第一连接线的线宽，线距分别为2ym和3ym，那么在一 个像素驱动电路单元上可以设置的第一连接线的数量为：
【主权项】
1. 一种阵列基板，包括有源区和围绕所述有源区设置的周边电路区，其特征在于，包 括： 多条扫描线； 多条数据线，与所述多条扫描线交叉且绝缘设置； 多个像素驱动电路单元，设置在所述多条扫描线和所述多条数据线交叉区域； 多个第一电极，分别与所述多个像素驱动电路单元电连接，并且设置在所述阵列基板 的有源区和所述周边电路区；W及 多条第一连接线，所述第一连接线电连接所述像素驱动电路单元与对应的所述第一电 极。
2. 根据权利要求1所述的阵列基板，其特征在于，所述第一电极全部或部分覆盖所述 周边电路区，所述周边电路区包括级联的扫描电路单元和/或反相器。
3. 根据权利要求1或2任一项所述的阵列基板，其特征在于，还包括纯化层和平坦化 层；所述纯化层位于所述像素驱动电路单元上，所述平坦化层设置于所述纯化层上，所述第 一连接线设置在所述纯化层和所述平坦化层之间。
4. 根据权利要求3所述的阵列基板，其特征在于，所述像素驱动电路单元包括至少一 个薄膜晶体管，所述薄膜晶体管的源极与对应数据线相连，所述薄膜晶体管的栅极与对应 扫描线相连，所述薄膜晶体管漏极与对应的所述第一连接线电连接。
5. 根据权利要求4所述的阵列基板，其特征在于，所述纯化层具有第一过孔，所述第一 过孔暴露出部分所述薄膜晶体管漏极，所述第一连接线通过所述第一过孔连接所述薄膜晶 体管漏极； 所述平坦化层具有第二过孔，所述第二过孔暴露出部分所述第一连接线，所述第一电 极通过所述第二过孔连接所述第一连接线。
6. 根据权利要求1或2任一项所述的阵列基板，其特征在于，所述第一连接线为金属走 线。
7. 根据权利要求1或2任一项所述的阵列基板，其特征在于，多条所述第一连接线位于 同一层，并沿第一方向平行排列。
8. 根据权利要求7所述的阵列基板，其特征在于，所述第一连接线互相绝缘。
9. 根据权利要求1所述的阵列基板，其特征在于，多个所述第一电极的尺寸相同。
10. 根据权利要求9所述的阵列基板，其特征在于，同一行像素驱动电路单元对应的所 述第一连接线长度从阵列基板中间位置到边缘位置呈等差数列依次增加。
11. 根据权利要求1-10任一所述的阵列基板，其特征在于，还包括： 位于所述第一电极上方的发光元件； W及位于所述发光元件上方的第二电极。
12. 根据权利要求11所述的阵列基板，其特征在于，所述第一电极为阳极，所述第二电 极为阴极。
13. -种显示面板，其特征在于，包括：权利要求1-12任一项所述的阵列基板，W及第 二基板，所述第二基板与所述阵列基板相对设置并封装。
【专利摘要】本发明公开了一种阵列基板及显示面板。所述阵列基板包括有源区和围绕所述有源区设置的周边电路区，还包括：多条扫描线；多条数据线，与所述多条扫描线交叉且绝缘设置；多个像素驱动电路单元，设置在所述多条扫描线和所述多条数据线交叉区域；多个第一电极，分别与所述多个像素驱动电路单元电连接，并且设置在所述阵列基板的有源区和所述周边电路区；以及多条第一连接线，所述第一连接线电连接所述像素驱动电路单元与对应的所述第一电极，解决了现有技术中显示器边框较宽的问题，实现了缩短显示边框，增大有效显示区的效果。
【IPC分类】H01L51-50, H01L51-52
【公开号】CN104600200
【申请号】CN201410853866
【发明人】马俊超, 楼均辉, 钱旭, 吴勇
【申请人】上海天马微电子有限公司, 天马微电子股份有限公司
【公开日】2015年5月6日
【申请日】2014年12月26日