显示面板的像素结构的制作方法
【技术领域】
[0001]本发明关于一种显示面板的像素结构，尤指一种具有高开口率(aperture rat1)的显示面板的像素结构。
【背景技术】
[0002]显示面板主要包括阵列基板、对向基板与设置于上述两基板之间的显示介质层，其中阵列基板上设置有栅极线、数据线与薄膜晶体管等元件。为了遮蔽阵列基板上的栅极线、数据线与薄膜晶体管元件以及避免相邻的次像素区之间产生光学混色等问题，对向基板上会设置有遮光图案(一般称的为黑色矩阵)。遮光图案的尺寸除了受限于本身的制程极限之外，更会受到阵列基板与对向基板的对位精准能力的限制而必须保留一定的对位容忍度。因此，如何在不影响遮蔽效果的前提下缩减遮光图案的尺寸以提升显示面板的像素结构的开口率为目前显示面板业界的一大课题。
【发明内容】
[0003]本发明的目的之一在于提供一种具有高开口率的显示面板的像素结构。
[0004]为达到上述目的，本申请提供一种显示面板的像素结构，包括:
[0005]一第一基板，具有一第一次像素区与一第二次像素区，其中该第一次像素区与该第二次像素区在一第一方向上相邻；
[0006]一第一栅极线，设置于该第一次像素区与该第二次像素区之间并沿一第二方向延伸；
[0007]一第二栅极线，设置于该第一次像素区与该第二次像素区之间并沿该第二方向延伸；
[0008]一第一薄膜晶体管元件，设置于该第一基板上，其中该第一薄膜晶体管元件具有一第一半导体通道层、一第一栅极、一第一源极以及一第一漏极，该第一栅极与该第一栅极线电性连接，该第一栅极与该第一半导体通道层部分重叠，且该第一源极与该第一漏极分别与该第一半导体通道层电性连接；
[0009]一第二薄膜晶体管元件，设置于该第一基板上，其中该第二薄膜晶体管元件具有一第二半导体通道层、一第二栅极、一第二源极以及一第二漏极，该第二栅极与该第二栅极线电性连接，该第二栅极与该第二半导体通道层部分重叠，且该第二源极与该第二漏极分别与该第二半导体通道层电性连接；
[0010]一第一保护层，设置于该第一薄膜晶体管元件与该第二薄膜晶体管元件上，其中该第一保护层具有一第一开口，部分暴露出该第一漏极以及部分暴露出该第二漏极；
[0011]一共通电极，设置于该第一保护层上，其中该共通电极具有一第二开口，部分暴露出该第一漏极以及部分暴露出该第二漏极，且该第二开口在一垂直投影方向上与该第一开口至少部分重叠；
[0012]一第二保护层，设置于该第一保护层上并覆盖该共通电极，其中该第二保护层具有一第三开口，部分暴露出该第一漏极以及部分暴露出该第二漏极，且该第三开口在该垂直投影方向上与该第一开口及该第二开口至少部分重叠；
[0013]一第一像素电极，设置于该第二保护层上，且该第一像素电极经由该第三开口、该第二开口与该第一开口而与该第一漏极电性连接；以及
[0014]一第二像素电极，设置于该第二保护层上，且该第二像素电极经由该第三开口、该第二开口与该第一开口而与该第二漏极电性连接。
[0015]上述的显示面板的像素结构，其中该第二开口的尺寸大于该第一开口的尺寸。
[0016]上述的显示面板的像素结构，其中该第三开口的尺寸小于该第一开口的尺寸，该第三开口的尺寸小于该第二开口的尺寸，且该第二保护层填入一部分的该第二开口内并覆盖该共通电极的侧壁以及填入一部分的该第一开口内并覆盖该第一保护层的侧壁。
[0017]上述的显示面板的像素结构，其中该第一像素电极填入一部分的该第三开口内并部分覆盖该第二保护层的侧壁，且该第二像素电极填入一部分的该第三开口内并部分覆盖该第二保护层的侧壁。
[0018]上述的显示面板的像素结构，其中该第一半导体通道层与该第二半导体通道层彼此连接。
[0019]上述的显示面板的像素结构，另包括一第一数据线，设置于该第一次像素区与该第二次像素区的一侧并沿该第一方向延伸，其中该第一源极与该第二源极与该第一数据线电性连接。
[0020]上述的显示面板的像素结构，其中该第一数据线具有一第一数据线段与一第二数据线段，且该第一数据线段与该第二数据线段通过该第一半导体通道层与该第二半导体通道层电性连接。
[0021]上述的显示面板的像素结构，其中该第一半导体通道层与该第二半导体通道层彼此分离。
[0022]上述的显示面板的像素结构，另包括一第一数据线，设置于该第一次像素区与该第二次像素区的一侧并沿该第一方向延伸，以及一第二数据线，设置于该第一次像素区与该第二次像素区的另一侧并沿该第一方向延伸，其中该第一源极与该第一数据线电性连接，且该第二源极与该第二数据线电性连接。
[0023]上述的显示面板的像素结构，其中该第一基板另具有一第三次像素区，该第三次像素区与该第一次像素在该第二方向上相邻，该第二数据线设置于该第一次像素区与该第三次像素区之间，该显示面板的像素结构另包括:
[0024]一第三薄膜晶体管元件，设置于该第一基板上，其中该第三薄膜晶体管元件具有一第三半导体通道层、一第三栅极、一第三源极以及一第三漏极，该第三栅极与该第三半导体通道层部分重叠，该第三源极与该第三漏极分别与该第三半导体通道层电性连接，且该第三源极与该第二数据线电性连接；以及
[0025]—第三像素电极，设置于该第二保护层上并与该第三漏极电性连接。
[0026]上述的显示面板的像素结构，其中该第二半导体通道层与该第三半导体通道层彼此连接。
[0027]上述的显示面板的像素结构，其中该第二数据线具有一第三数据线段与一第四数据线段，且该第三数据线段与该第四数据线段通过该第二半导体通道层与该第三半导体通道层电性连接。
[0028]上述的显示面板的像素结构，另包括:
[0029]一第二基板，与该第一基板相对设置；以及
[0030]一第一遮光图案，设置于该第二基板上，其中该第一遮光图案对应于该第一次像素区与该第二次像素区之间，且该第一遮光图案在该垂直投影方向上与该第一开口、该第二开口与该第三开口重叠。
[0031]上述的显示面板的像素结构，另包括一第二遮光图案，设置于该第二基板上，其中该第二遮光图案对应于该第一次像素区相对于该第二次像素区的另一侧，且该第二遮光图案在该第一方向上的宽度小于该第一遮光图案在该第一方向上的宽度。
[0032]为达到上述目的，本发明还提供一种显示面板的像素结构，包括:
[0033]—第一基板，具有一第一次像素区、一第二次像素区与一第三次像素区，其中该第一次像素区与该第二次像素区在一第一方向上相邻，而该第一次像素区与该第三次像素区在一第二方向上相邻；
[0034]一第一栅极线，设置于该第一次像素区与该第二次像素区之间，并沿该第二方向延伸；
[0035]一第二栅极线，设置于该第一次像素区与该第二次像素区之间，并沿该第二方向延伸；
[0036]一第一薄膜晶体管元件，设置于该第一基板上，其中该第一薄膜晶体管元件具有一第一半导体通道层、一第一栅极、一第一源极以及一第一漏极，该第一栅极与该第一栅极线电性连接，该第一栅极与该第一半导体通道层部分重叠，且该第一源极与该第一漏极分别与该第一半导体通道层电性连接；
[0037]一第二薄膜晶体管元件，设置于该第一基板上，其中该第二薄膜晶体管元件具有一第二半导体通道层、一第二栅极、一第二源极以及一第二漏极，该第二栅极与该第二栅极线电性连接，该第二栅极与该第二半导体通道层部分重叠，且该第二源极与该第二漏极分别与该第二半导体通道层电性连接；以及
[0038]—第三薄膜晶体管元件，设置于该第一基板上，其中该第三薄膜晶体管元件具有一第三半导体通道层、一第三栅极、一第三源极以及一第三漏极，该第三栅极与该第一栅极线电性连接，该第三栅极与该第三半导体通道层部分重叠，且该第三源极与该第三漏极分别与该第三半导体通道层电性连接；
[0039]其中该第一半导体通道层与该第二半导体通道层相连接或是该第一半导体通道层与该第三半导体通道层相连接。
[0040]上述的显示面板的像素结构，另包括:
[0041]一第二基板，与该第一基板相对设置；
[0042]一第一遮光图案，设置于该第二基板上，其中该第一遮光图案对应于该第一次像素区与该第二次像素区之间；以及
[0043]一第二遮光图案，设置于该第二基板上，其中该第一遮光图案与该第二遮光图案分别设置于该第一次像素区的相对两侧，且该第二遮光图案在该第一方向上的宽度小于该第一遮光图案在该第一方向上的宽度。
[0044]上述的显示面板的像素结构，其中该第一半导体通道层与该第二半导体通道层相连接，且该第一导体通道层与该第二半导体通道层于该第一基板上连接成一H形。
[0045]上述的显示面板的像素结构，其中该第一半导体通道层与该第三半导体通道层相连接，且该第一导体通道层与该第三半导体通道层于该第一基板上连接成一”田”形。
【附图说明】
[0046]图1为本发明的第一实施例的显示面板的像素结构的上视示意图；
[0047]图2为沿图1的剖线A-A’绘示的显示面板的像素结构剖面示意图；
[0048]图3为沿图1的剖线B-B