2两侧的半导体衬底上淀积40nm?80nm厚的氮化娃,形成牺牲侧墙介质层，接着对所述牺牲侧墙介质层进行各向异性刻蚀，在伪栅结构两侧形成宽度为30nm?70nm的第二侧墙部分103。第二侧墙部分103还可以由氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。第二侧墙部分103可以具有多层结构。第二侧墙部分103还可以通过包括沉积刻蚀工艺形成，其厚度范围可以是1nm-1OOnmJn 30nm、50nm或80nm。
[0049]接下来，去除位于伪栅叠层101顶部以及源漏扩展区201表面的第一侧墙部分102，形成侧墙105。具体的，采用各向异性刻蚀对所述半导体结构进行刻蚀，刻蚀厚度等于第一侧墙部分102的厚度，直至露出源漏区所在的衬底和伪栅叠层顶部。此时第一侧墙部分102和第二侧墙部分103联合形成完整的侧墙结构105，如图6所示，所述侧墙105顶端的宽度大于第一侧墙部分102的宽度。
[0050]接下来，如图7所示进行源漏区202注入。首先淀积一层厚度为1nm?35nm厚的二氧化硅介质层(图中未示出)，并以该介质层为缓冲层，进行离子注入以形成源漏区202，其中被侧墙105覆盖的区域为源漏延伸区201。对P型晶体而言，掺杂剂为硼或氟化硼或铟或镓等。对N型晶体而言，掺杂剂为磷或砷或锑等。掺杂浓度为5el019cm_3?lel02°Cm_3。
[0051]接下来，在所述半导体结构上形成层间介质层300，如图8所示。为了在后续工艺中进行选择性刻蚀，所述层间介质层300的材料与侧墙105不同。在本实施例中，所述层间介质层300的材料为氧化硅。
[0052]接下来，去除所述伪栅结构101，形成伪栅空位。可以采用湿法刻蚀和/或干法刻蚀除去伪栅结构101。在一个实施例中，采用等离子体刻蚀除去伪栅结构101。接下来，如图9所示，在栅极空位中形成栅极叠层200。所述栅极叠层200包括栅极介质层和栅极接触层，所述栅极接触层可以只为金属栅极，也可以为金属/多晶硅复合栅极，其中多晶硅上表面上具有硅化物。
[0053]接下来，去除所述侧墙105，形成空位106，所述空位106位于源漏延伸区201的上方。具体的，可以采用湿法选择性刻蚀去除侧墙105，所用腐蚀液对氮化硅和氧化硅的刻蚀选择比大于30:1。完成刻蚀之后的半导体结构如图10所示。
[0054]接下来，在所述半导体结构上淀积牺牲材料层400，并进行化学机械抛光(CMP)，直至露出栅极叠层顶部，其目的在于封闭空位106顶部，使其顶部被牺牲材料层400未被刻蚀的部分覆盖，便于之后的工艺进行互联布线等工作，所述牺牲材料层400的材料与层间介质层300的材料相同，具体工艺步骤如图11所示。完成CMP之后，在所述空位105顶部形成盖层107，如图12所示。
[0055]根据本发明提供的MOS晶体管结构，在形成层间介质层之后刻蚀掉侧墙，在栅极与源漏区上方的层间介质层中形成空位，用空气取代之前的侧墙材料，有效地减小了外部边缘区域材料的介电常数，同时削弱了源漏区与栅极之间的电容耦合效应，从而有效地减小了寄生电容，优化了器件性能。
[0056]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0057]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易理解，对于目前已存在或者以后即将开发出的工艺、结构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、结构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【主权项】
1.一种MOS晶体管的制造方法，包括: a.提供半导体衬底(100)和伪栅叠层(101)，在所述伪栅叠层(102)两侧的衬底中具有源漏扩展区(201)； b.在所述伪栅叠层两侧形成第一侧墙部分(102); c.在所述第一侧墙部分(102)垂直于衬底的表面上形成第二侧墙部分(103)； d.去除所述第一侧墙部分(102)位于伪栅叠层(101)顶部以及位于源漏扩展区(201)上第二侧墙部分(103)外侧的部分，形成侧墙(105); e.在伪栅叠层两侧的衬底中形成源漏区，并在所述源漏区上方形成层间介质层(300)； f.去除所述伪栅叠层(101)以形成开口，并在所述开口中填充栅极叠层(200)； g.去除所述侧墙(105)，形成空位(106); h.在所述层间介质层(300)和所述伪栅叠层(101)上淀积牺牲材料层(400)使其填充空位(106)顶部，并进行化学机械抛光，直至露出所述栅极叠层(101)顶部，使未被刻蚀掉的牺牲材料层在所述空位(106 )顶部形成盖层(107 )。
2.根据权利要求1所述的制造方法，其特征在于，在步骤b中，所述第一侧墙部分(102)的材料为氮化硅。
3.根据权利要求1或2所述的制造方法，其特征在于，在步骤b中，所述第一侧墙部分(102)的厚度为10?30nm。
4.根据权利要求1所述的制造方法，其特征在于，在步骤c中，所述第二侧墙部分(103)与第一侧墙部分(102)的材料相同。
5.根据权利要求1所述的制造方法，其特征在于，在步骤d中，所述去除第一侧墙部分(102)的方法是各向异性刻蚀。
6.根据权利要求1所述的制造方法，其特征在于，在步骤d中，所述层间介质层(300)的材料与侧墙(105 )的材料不同。
7.根据权利要求1或6所述的制造方法，其特征在于，在步骤d中，所述层间介质层(300)的材料为氧化硅。
8.根据权利要求1所述的制造方法，其特征在于，在步骤g中，所述去除侧墙(105)的方法是选择性刻蚀。
9.根据权利要求1所述的制造方法，其特征在于，在步骤h中，所述牺牲材料层(400)的材料与层间介质层(300 )相同。
10.一种MOS晶体管结构，包括: 衬底(100)； 栅极叠层(200 )，位于所述衬底(100 )上方； 源漏区(202 )，位于所述栅极叠层(200 )两侧衬底中； 层间介质层(300)，覆盖所述源漏区(202)； 空位(106)，位于所述栅极叠层(200)两侧，被所述层间介质层(300)和衬底(100)包围；以及 盖层(107)，覆盖所述空位(106)顶部。
11.根据权利要求10所述的晶体管结构，其特征在于，所述空位(106)与层间介质层(300)相邻的面为弧形，其顶部的宽度小于底部的宽度。
12.根据权利要求10所述的晶体管结构，其特征在于，所述空位(106)顶部的宽度为10?30nm,顶部与底部的宽度差为30?60nm。
13.根据权利要求10所述的晶体管体结构，其特征在于，所述盖层(107)的厚度小于5nm。
【专利摘要】本发明提供了一种MOS晶体管的制造方法，包括：a.提供半导体衬底和伪栅叠层；b.在所述伪栅叠层两侧上形成淀积第一侧墙部分；c.在所述淀积第一侧墙部分垂直于衬底的表面上形成第二侧墙部分；d.去除所述第一侧墙部分位于伪栅叠层顶部以及源漏扩展区上位于第二侧墙部分外侧的部分，形成侧墙；e.在伪栅叠层两侧的衬底中形成源漏区，并形成层间介质层；f.去除所述伪栅叠层以形成开口，并在所述开口中在该位置填充栅极叠层；g.去除所述侧墙，形成空位；h.在所述层间介质层和伪栅叠层上淀积牺牲材料层使其填充空位顶部，并进行化学机械抛光，直至露出栅极叠层顶部。与现有技术相比，本发明有效地减小了栅极寄生电容，提高了器件性能。
【IPC分类】H01L29-423, H01L29-78, H01L21-336, H01L21-28
【公开号】CN104733319
【申请号】CN201310714649
【发明人】李睿, 尹海洲, 刘云飞
【申请人】中国科学院微电子研究所
【公开日】2015年6月24日
【申请日】2013年12月20日