金属互连结构及其形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种金属互连结构及其形成方法。
【背景技术】
[0002]随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，根据按比例缩小法则，在缩小MOS晶体管的整体尺寸时，也同时缩小了源极、漏极、栅极、插塞等结构的尺寸。
[0003]在芯片的逻辑电路区域，通常具有较高的集成度，晶体管之间的距离较小，以便可以降低所述逻辑电路区域的面积，但是这样就给在有源区上形成金属接触孔带来了困难。
[0004]例如在SRAM (静态随机存取存储器)中，相邻存储器单元的有源区之间的距离较小，具体请参考图1。
[0005]所述静态存储器单元被浅沟槽隔离结构10所包围，由于所述SRAM存储器的集成度较高，相邻静态存储器单元之间的间距较小，并且所述SRAM存储器的有源区20的尺寸也较小，位于所述有源区20表面的金属接触孔30作为互连结构将所述有源区与其他器件连接。
[0006]由于所述静态存储器中的相邻有源区之间的间距较小，而由于光刻刻蚀工艺的限制，所述插塞的尺寸较大，无法被所述有源区完全包住，造成所述有源区边缘的漏电现象，影响器件的良率和可靠性。
【发明内容】
[0007]本发明解决的问题是提供一种金属互连结构及其形成方法，提高器件的良率和可靠性。
[0008]为解决上述问题，本发明提供一种金属互连结构的形成方法，包括:提供半导体衬底，所述半导体衬底内具有有源区和包围所述有源区的隔离结构；在所述半导体衬底表面形成金属层；对所述金属层进行退火处理，使所述金属层材料与有源区内原子反应，在所述有源区表面形成金属硅化物层；在所述金属层表面形成第一掩膜层，所述第一掩膜层覆盖部分有源区及所述有源区一侧的部分隔离结构上方的金属层；以所述第一掩膜层为掩膜，去除未被所述第一掩膜层覆盖的金属层，在所述隔离区上形成与所述有源区表面的金属硅化物层连接的互连金属层；去除所述第一掩膜层之后，在所述半导体衬底上形成介质层，所述介质层覆盖所述金属硅化物层、隔离结构以及互连金属层；在所述介质层内形成连接所述互连金属层的金属接触孔，所述金属接触孔通过所述互连金属层与有源区相连。
[0009]可选的，所述金属接触孔完全位于所述互连金属层表面。
[0010]可选的，所述互连金属层的材料为Co、TiN、Ni或Ti。
[0011]可选的，还包括:在形成所述介质层之前，在所述半导体衬底上形成刻蚀阻挡层，然后再在所述刻蚀阻挡层表面形成介质层。
[0012]可选的，所述刻蚀阻挡层的材料为氮化钛。
[0013]可选的，形成所述金属接触孔的方法包括:在所述介质层表面形成具有开口的第二掩膜层，所述开口位于互连金属层上方；沿所述开口刻蚀介质层至互连金属层表面，形成接触孔；在所述接触孔内填充金属材料，形成连接所述互连金属层的金属接触孔。
[0014]可选的，所述金属材料为铜、铝或者钨。
[0015]可选的，还包括:在所述接触孔内壁表面形成扩散阻挡层之后，再在所述接触孔内填充金属材料，形成金属接触孔。
[0016]可选的，所述扩散阻挡层的材料为TiN或TaN。
[0017]可选的，所述退火处理的退火温度为200°C?1100°C，持续时间为30s?120s。
[0018]可选的，所述第一掩膜层的材料为氮化硅、底部抗反射层或光刻胶层。
[0019]可选的，所述半导体衬底内形成有静态随机存储器单元，所述有源区为静态随机存储器单元内的晶体管的源极或漏极。
[0020]为解决上述问题，本发明的技术方案还提供一种金属互连结构，包括:半导体衬底，所述半导体衬底内具有有源区和包围所述有源区的隔离结构；位于所述有源区表面的金属硅化物层；位于所述隔离区上与所述有源区表面的金属硅化物层连接的互连金属层；位于所述半导体衬底表面的介质层，所述介质层覆盖所述金属硅化物层、隔离结构以及互连金属层；位于所述介质层内的接触孔，所述接触孔底面位于金属互连层表面；位于所述接触孔内的金属接触孔，所述金属接触孔通过所述互连金属层与有源区相连。
[0021]可选的，所述金属接触孔完全位于所述互连金属层表面。
[0022]可选的，所述互连金属层的材料为Co、TiN、Ni或Ti。
[0023]可选的，所述金属接触孔的材料为铜、铝或者钨。
[0024]可选的，所述金属接触孔包括位于接触孔内壁表面的扩散阻挡层和位于所述扩散阻挡层表面的填充满所述接触孔的金属材料层。
[0025]可选的，所述扩散阻挡层的材料为TiN或TaN，所述金属材料层的材料为铜、铝或者鹤。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明的技术方案中，在有源区表面形成金属硅化物层之后，在所述金属层表面形成第一掩膜层，所述第一掩膜层覆盖部分有源区及所述有源区一侧的部分隔离结构上方的金属层；以所述第一掩膜层为掩膜，去除未被所述第一掩膜层覆盖的金属层，在所述隔离区上形成与所述有源区表面的金属硅化物层连接的互连金属层，后续在所述互连金属层表面形成金属接触孔。所述互连金属层部分位于有源区表面，所以所述金属接触孔通过互连金属层与有源区电连接。所述金属接触孔不会直接形成在有源区表面，从而可以避免在形成金属接触孔过程中对有源区造成过刻蚀而使金属接触孔与半导体衬底之间产生漏电流。
[0028]进一步的，所述互连金属层部分包围所述有源区的隔离结构上，并且所述部分互连金属层可以位于较大面积的隔离结构上，从而提高所述互连金属层的面积，使形成的金属接触孔完全位于所述互连金属层上，提高互连金属层与金属接触孔之间的点连接性能，降低金属接触孔的连接电阻。
【附图说明】
[0029]图1是本发明的现有技术的静态随机存储器单元及其有源区上的金属接触孔的示意图；
[0030]图2至图11是本发明的实施例的金属互连结构的形成过程的结构示意图；
[0031]图12是本发明的实施例的静态随机存储单元的结构示意图。
【具体实施方式】
[0032]如【背景技术】中所述，现有技术在有源区上形成金属接触孔容易造成漏电现象。
[0033]请参考图2，为在所述有源区20上形成金属接触孔的结构示意图。
[0034]所述有源区20的尺寸较小，使得所述金属接触孔30无法被所述有源区20完全包围住。在刻蚀所述介质层40形成金属接触孔的接触孔过程中，由于所述隔离结构10的材料与介质层40的材料相同均为氧化硅，具有较大的刻蚀速率，所以，会对所述有源区20边缘的隔离结构造成较大深度的过刻蚀，而造成有源区20的边缘被吃穿，造成所述金属接触孔30与半导体衬底之间的漏电流，从而影响形成的器件的良率和可靠性。
[0035]本发明的实施例中，在所述隔离结构的表面形成与有源区连接的互连金属层，将金属接触孔形成在所述互连金属层表面，从而可以避免在形成金属接触孔的过程中将有源区的边缘吃穿，而造成漏电现象，从而可以提高形成的器件的良率和可靠性。
[0036]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0037]请参考图3，提供半导体衬底100，所述半导体衬底100内形成有有源区200。
[0038]具体的，本实施例中，所述半导体衬底100内形成有晶体管，包括栅极结构110和位于所述栅极结构I1两侧的源漏极200。所述源漏极200作为本实施例中的有源区200，后续在所述晶体管一侧的有源区表面形成金属接触孔。
[0039]所述栅极结构110包括位于半导体衬底100表面的栅介质层111和位于所述栅介质层111表面的栅极112。本实施例中，所述栅介质层111的材料为氧化硅，所述栅极112的材料为多晶硅。在本发明的其他实施例中，所述栅介质层111的材料还可以是氧化铪、氧化锆、硅氧化铪等高K介质材料，所述栅极112的材料可以是铝、镍、钨、氮化钛、氮化钛等金属材料。
[0040]所述栅极112两侧侧壁上还形成有侧墙120，用于保护所述栅极112。
[0041]所述半导体衬底100内还形成有包围所述源漏极200的隔离结构300，本实施例中，所述隔离结构300为浅沟槽隔离结构，所述隔离结构300的材料为氧化硅。
[0042]形成所述晶体管的具体工艺在此不作赘述。
[0043]在本发明的其他实施例中，所述半导体衬底内还可以形成有静态存储器单元，所述有源区为静态存储器单元中的晶体管的源极或漏极。
[0044]在本发明的其他实施例中，所述有源区还可以是其他有杂质离子掺杂的需要金属接触孔连接的区域。
[0045]请参考图4，在所述半导体衬底100表面形成金属层400，所述金属层400覆盖所述源漏极200、栅极结构110以及隔离结构300的表面。
[0046]所述金属层400的材料可以是Co、TiN、Ni或Ti。本实施例中，所述金属层200的材料为Co。
[0047]形成所述金属层400的工艺可以是化学气相沉积工艺、蒸发或者溅射工艺。本实施例中采用溅射工艺形成所述金属层200。
[0048]所述金属层400用于在后续退火过程中与源漏极200和栅极112反应，在所述漏极200和栅极112表面形成金属娃化物层。
[00