属互连结构包括:半导体衬底100，所述半导体衬底100内具有有源区200和包围所述有源区200的隔离结构300，本实施例中，所述有源区200为晶体管的源漏极；
[0086]位于所述有源区200表面的金属娃化物层401 ；
[0087]位于所述隔离区300上与所述有源区200表面的金属硅化物层401连接的互连金属层400a ；
[0088]位于所述半导体衬底100表面的介质层600,所述介质层600覆盖所述金属娃化物层401、隔离结构300以及互连金属层410a ；
[0089]位于所述介质层内600的接触孔，所述接触孔底面位于金属互连层400a表面；
[0090]位于所述接触孔内的金属接触孔602，所述金属接触孔602通过所述互连金属层400a与有源区200相连。
[0091]本实施例中，所述半导体衬底内形成有晶体管，所述晶体管包括:包括栅极结构110和位于所述栅极结构110两侧的源漏极200。所述源漏极200作为本实施例中的有源区。
[0092]所述栅极结构110包括位于半导体衬底100表面的栅介质层111和位于所述栅介质层111表面的栅极112。本实施例中，所述栅介质层111的材料为氧化硅，所述栅极112的材料为多晶硅。
[0093]在本发明的其他实施例中，所述栅介质层111的材料还可以是氧化铪、氧化锆、硅氧化铪等高K介质材料，所述栅极112的材料可以是铝、镍、钨、氮化钛、氮化钛等金属材料。
[0094]所述栅极112两侧侧壁上还形成有侧墙120，用于保护所述栅极112。
[0095]所述半导体衬底100内还形成有包围所述源漏极200的隔离结构300，本实施例中，所述隔离结构300为浅沟槽隔离结构，所述隔离结构300的材料为氧化硅。
[0096]所述晶体管表面还形成有刻蚀阻挡层401。
[0097]所述金属接触孔602通过互连金属层400a与源漏极200连接。所述金属接触孔602不直接位于源漏极200上，可以避免所述金属接触孔602与半导体衬底100之间产生漏电流，从而可以提高器件的良率和可靠性。
[0098]请参考图12，为采用本实施例中的金属互连结构的形成方法，在所述静态随机存储单元的有源区810 —侧的隔离结构800上形成与所述有源区810连接的互连金属层820，并且在所述互连金属层820上形成金属接触孔830的示意图。
[0099]由于所述静态随机存储器中，相邻静态随机存储单元之间的间距较小，导致所述有源区810的尺寸较小，直接在所述有源区810上形成金属接触孔，可能在形成接触孔的过程中，对有源区810的边缘造成过刻蚀，使的形成的金属接触孔与半导体衬底接触，导致金属接触孔与半导体之间形成漏电流。
[0100]在所述有源区810 —侧的隔离结构800表面形成互连金属层820，并且部分所述互连金属层820还位于所述有源区810的表面，所以可以通过所述互连金属层820将所述有源区810引出。
[0101]所述互连金属层820位于所述有源区810 —侧的具有较大面积的隔离结构上，从而可以在所述隔离结构800上形成尺寸较大的互连金属层820，从而在所述互连金属层820表面形成的金属接触孔830可以完全位于所述互连层830上。
[0102]所述互连金属层820的位置和形状可以根据实际器件结构作合理的调整，将所述互连金属层830形成在较大面积的隔离结构上，避免所述互联金属层830在相邻的有源区之间形成桥连，而影响器件的性能。
[0103]在本发明其他实施例中，在芯片的逻辑电路中，也可以采用上述方法，将尺寸较小，间隔距离较小的有源区通过互联金属层引出到面积较大的隔离结构上，然后在所述互连金属层上形成金属接触孔，所述金属接触孔通过互连金属层与有源区电连接。
[0104]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种金属互连结构的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底内具有有源区和包围所述有源区的隔离结构； 在所述半导体衬底表面形成金属层； 对所述金属层进行退火处理，使所述金属层材料与有源区内原子反应，在所述有源区表面形成金属娃化物层； 在所述金属层表面形成第一掩膜层，所述第一掩膜层覆盖部分有源区及所述有源区一侧的部分隔离结构上方的金属层； 以所述第一掩膜层为掩膜，去除未被所述第一掩膜层覆盖的金属层，在所述隔离区上形成与所述有源区表面的金属硅化物层连接的互连金属层； 去除所述第一掩膜层之后，在所述半导体衬底上形成介质层，所述介质层覆盖所述金属硅化物层、隔离结构以及互连金属层； 在所述介质层内形成连接所述互连金属层的金属接触孔，所述金属接触孔通过所述互连金属层与有源区相连。
2.根据权利要求1所述的金属互连结构的形成方法，其特征在于，所述金属接触孔完全位于所述互连金属层表面。
3.根据权利要求1所述的金属互连结构的形成方法，其特征在于，所述互连金属层的材料为Co、TiN、Ni或Ti。
4.根据权利要求1所述的金属互连结构的形成方法，其特征在于，还包括:在形成所述介质层之前，在所述半导体衬底上形成刻蚀阻挡层，然后再在所述刻蚀阻挡层表面形成介质层。
5.根据权利要求4所述的金属互连结构的形成方法，其特征在于，所述刻蚀阻挡层的材料为氮化钛。
6.根据权利要求1所述的金属互连结构的形成方法，其特征在于，形成所述金属接触孔的方法包括:在所述介质层表面形成具有开口的第二掩膜层，所述开口位于互连金属层上方；沿所述开口刻蚀介质层至互连金属层表面，形成接触孔；在所述接触孔内填充金属材料，形成连接所述互连金属层的金属接触孔。
7.根据权利要求6所述的金属互连结构的形成方法，其特征在于，所述金属材料为铜、招或者鹤。
8.根据权利要求6所述的金属互连结构的形成方法，其特征在于，还包括:在所述接触孔内壁表面形成扩散阻挡层之后，再在所述接触孔内填充金属材料，形成金属接触孔。
9.根据权利要求8所述的金属互连结构的形成方法，其特征在于，所述扩散阻挡层的材料为TiN或TaN。
10.根据权利要求1所述的金属互连结构的形成方法，其特征在于，所述退火处理的退火温度为200。。?1100°C，持续时间为30s?120s。
11.根据权利要求1所述的金属互连结构的形成方法，其特征在于，所述第一掩膜层的材料为氧化娃、底部抗反射层和光刻胶层。
12.根据权利要求1所述的金属互连结构的形成方法，其特征在于，所述半导体衬底内形成有静态随机存储器单元，所述有源区为静态随机存储器单元内的晶体管的源极或漏极。
13.根据权利要求1至权利要求12所述的任意一项权利要求所述的金属互连结构的形成方法所形成的金属互连结构，其特征在于，包括: 半导体衬底，所述半导体衬底内具有有源区和包围所述有源区的隔离结构； 位于所述有源区表面的金属硅化物层； 位于所述隔离区上与所述有源区表面的金属硅化物层连接的互连金属层； 位于所述半导体衬底表面的介质层，所述介质层覆盖所述金属硅化物层、隔离结构以及互连金属层； 位于所述介质层内的接触孔，所述接触孔底面位于金属互连层表面； 位于所述接触孔内的金属接触孔，所述金属接触孔通过所述互连金属层与有源区相连。
14.根据权利要求13所述的金属互连结构，其特征在于，所述金属接触孔完全位于所述互连金属层表面。
15.根据权利要求13所述的金属互连结构，其特征在于，所述互连金属层的材料为Co、TiN、Ni 或 Ti。
16.根据权利要求13所述的金属互连结构，其特征在于，所述金属接触孔的材料为铜、招或者鹤。
17.根据权利要求13所述的金属互连结构，其特征在于，所述金属接触孔包括位于接触孔内壁表面的扩散阻挡层和位于所述扩散阻挡层表面的填充满所述接触孔的金属材料层。
18.根据权利要求17所述的金属互连结构，其特征在于，所述扩散阻挡层的材料为TiN或TaN，所述金属材料层的材料为铜、铝或者钨。
【专利摘要】一种金属互连结构及其形成方法，所述金属互连结构的形成方法包括：提供半导体衬底，所述半导体衬底内具有有源区和隔离结构；在半导体衬底表面形成金属层；对金属层进行退火处理，在有源区表面形成金属硅化物层；在金属层表面形成第一掩膜层，所述第一掩膜层覆盖部分有源区及有源区一侧的部分隔离结构上方的金属层；以第一掩膜层为掩膜，去除未被第一掩膜层覆盖的金属层，在隔离区上形成与有源区表面的金属硅化物层连接的互连金属层；去除第一掩膜层之后，在半导体衬底上形成介质层，所述介质层覆盖金属硅化物层、隔离结构以及互连金属层；在介质层内形成金属接触孔，所述金属接触孔通过互连金属层与有源区相连。
【IPC分类】H01L23-528, H01L21-768
【公开号】CN104733374
【申请号】CN201310712084
【发明人】蒲贤勇, 陈宗高, 王刚宁, 陈轶群
【申请人】中芯国际集成电路制造(北京)有限公司, 中芯国际集成电路制造(上海)有限公司
【公开日】2015年6月24日
【申请日】2013年12月20日
【公告号】US20150179571