多层电子组件及其制造方法
【专利说明】多层电子组件及其制造方法
[0001]本申请要求于2014年I月2日在韩国知识产权局提交的第10-2014-0000286号韩国专利申请的权益，该申请的公开通过引用包含于此。
技术领域
[0002]本公开涉及多层电子组件及其制造方法。
【背景技术】
[0003]作为电子组件之一的电感器是与电阻器和电容器一起形成电子电路以去除噪声的代表性无源元件。这样的电感器可与使用电磁特性的电容器结合使用以构成放大特定频带的信号的谐振电路、滤波器电路等。
[0004]在多层电感器的情况下，可通过使用导电膏等在主要由磁性材料形成的绝缘片上形成线圈图案并且堆叠这些片以在烧结的多层主体中形成线圈来实现电感。
[0005]为了实现高电感，已知在垂直于基板安装表面的方向上设置内线圈的垂直多层电感器。与在相对于基板安装表面的水平方向上设置内线圈的多层电感器相比，垂直多层电感器可具有高电感，并且可允许自谐振频率的增加。
[0006]同时，用于将内线圈连接到外电路的外电极可形成在多层电感器上。当外电极通过使用导电膏等执行浸溃法来形成在烧结的多层主体在长度方向上的两端表面和邻近端表面的表面的一部分上时，外电极的厚度会增大，并且在使片式元件小型化方面存在限制。
[0007]具体地，在外电极形成在垂直多层电感器中的长度方向上的两端表面上以平行于内线圈的情况下，在外电极中会产生涡电流，由于涡电流的产生而导致损失增大，并且在内线圈和外电极之间会产生寄生电容(stray capacitance)。这样的寄生电容会导致电感器的自谐振频率的减小。
[0008]因此，在垂直多层电感器中，已经在以下方面进行了尝试:在片式元件一个表面(下表面)(在安装该片式元件时所述一个表面面对基板)上形成外电极，从而允许片式元件的小型化并且抑制由于涡电流产生而导致的损失。
[0009]然而，在根据现有技术的在多层主体的长度方向上的两端表面上形成外电极的情况下，因为在长度方向上的两端表面的形状不同于剩余的四个表面的形状，所以可以容易地辨别外电极将形成在其上的表面。然而，除了多层主体的在长度方向上的两端表面之外的四个表面具有彼此相同的形状，在四个相同的表面中，会难以辨别内线圈所暴露到的表面。
【发明内容】
[0010]本公开中的示例性实施例可提供一种多层电子组件及其制造方法，其中，其能够通过在垂直于基板安装表面的方向上形成内线圈来仅在片式兀件的一个表面(下表面)(在安装该片式元件时所述一个表面面对基板)上形成外电极，并能够辨别内线圈所暴露到的一个表面。
[0011]根据本公开中的示例性实施例，一种多层电子组件可包括:多层主体，通过堆叠多个绝缘层而形成；内线圈部，包括形成在绝缘层上并通过通路彼此电连接的内线圈图案以及暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面垂直于多层主体的堆叠层而设置；以及第一外电极和第二外电极，形成在多层主体的垂直于多层主体的堆叠层而设置的同一表面上，并且分别连接到内线圈部的第一引导部和第二引导部，其中，标记图案形成在多层主体的平行于多层主体的堆叠层而设置的一个表面上。
[0012]标记图案可仅形成在等于或小于多层主体的平行于多层主体的堆叠层而设置的一个表面的整体面积的一半的区域中。
[0013]标记图案可沿着长度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的下部或上部上。
[0014]标记图案可沿着厚度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的左部或右部上。
[0015]可通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的表面。
[0016]内线圈部可形成在垂直于多层主体的基板安装表面的方向上。
[0017]根据本公开中的示例性实施例，一种多层电子组件可包括:多层主体，通过堆叠多个绝缘层而形成；内线圈部，包括形成在绝缘层上并通过通路彼此电连接的内线圈图案以及暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面垂直于多层主体的堆叠层而设置；以及第一外电极和第二外电极，形成在多层主体的垂直于多层主体的堆叠层而设置的同一表面上，并且分别连接到内线圈部的第一引导部和第二引导部，其中，标记图案仅形成在多层主体的一个表面的一部分上，所述一个表面平行于多层主体的堆叠层而设置，使得通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的表面。
[0018]标记图案可沿着长度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的下部或上部上，并在等于或小于多层主体的所述一个表面的整体面积的一半的区域中。
[0019]标记图案可沿着厚度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的左部或右部上，并在等于或小于多层主体的所述一个表面的整体面积的一半的区域中。
[0020]根据本公开中的示例性实施例，一种多层电子组件的制造方法可包括:制备多个绝缘片；在绝缘片上形成内线圈图案；堆叠包括形成在其上的内线圈图案的绝缘片，从而形成包括内线圈部的多层主体，内线圈部具有暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面被设置为垂直于堆叠的片；在多层主体的一个表面上形成标记图案，所述表面平行于多层主体的堆叠的片而设置；以及在多层主体的垂直于多层主体的堆叠的片而设置的同一表面上形成分别连接到内线圈部的第一引导部和第二引导部的第一外电极和第二外电极。
[0021]可仅在等于或小于多层主体的平行于多层主体的堆叠的片而设置的一个表面的整体面积的一半的区域中形成标记图案。
[0022]可沿着长度方向在多层主体的平行于多层主体的堆叠的片而设置的一个表面的下部或上部上形成标记图案。
[0023]可沿着厚度方向在多层主体的平行于多层主体的堆叠的片而设置的一个表面的左部或右部上形成标记图案。
[0024]在多个绝缘片中，其上形成有标记图案的绝缘片可堆叠在多层主体的最外部上。
[0025]在形成第一外电极和第二外电极的步骤中，可通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的且第一外电极和第二外电极需要形成在其上的表面。
[0026]可在垂直于多层主体的基板安装表面的方向上堆叠绝缘片。
【附图说明】
[0027]通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将会被更清楚地理解，在附图中:
[0028]图1是根据本公开中的示例性实施例的多层电子组件的示意透视图，在图1中示出了内线圈部；
[0029]图2是根据本公开中的示例性实施例的多层电子组件的分解透视图；
[0030]图3是在形成外电极之前根据本公开中的示例性实施例的多层电子组件的示意透视图。
[0031]图4A至图4E是示出了在形成外电极之前根据本公开的示例性实施例的多层电子组件的在宽度方向上的两表面Swl和Sw2以及其在厚度方向上的两表面St和Sb的图；
[0032]图5是根据本公开中的示例性实施例的多层电子组件的透视图；
[0033]图6是根据本公开中的示例性实施例的多层电子组件的另一示例的透视图；
[0034]图7是示出了根据本公开中的示例性实施例的多层电子组件的制造方法的工艺图。
【具体实施方式】
[0035]现在将参照附图详细描述本公开的示例性实施例。
[0036]然而，本公开可以以很多不同的形式来举例说明，并不应该被解释为限制于在此阐述的特定实施例。相反，提供这些实施例使得本公开将是彻底的和