形成半导体器件和FinFET器件的方法及FinFET器件的制作方法
【技术领域】
[0001]本发明涉及形成半导体器件和鳍式场效应晶体管(FinFET)的方法以及FinFET器件。
【背景技术】
[0002]半导体器件用于多种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常，通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在其上形成电路部件和元件，从而制造半导体器件。通过不断缩小最小部件的尺寸以允许更多的部件集成到给定的区域内，使半导体工业持续的改进各个电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度。
[0003]在半导体技术中，最近开发出了多栅极鳍式场效应晶体管(MuGFET)，通常，MuGFET是将多于一个的栅极并入单个器件内的金属氧化物半导体FET(MOSFET)。一种类型的MuGFET称为鳍式FET(FinFET)，FinFET是具有鳍式半导体沟道的晶体管结构，该鳍式半导体沟道从集成电路的硅表面处垂直地突出。
【发明内容】
[0004]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成半导体器件的方法，所述方法包括:在衬底上方形成包括AlInAsSb的阻挡材料；以及在阻挡层上方形成晶体管的沟道材料。
[0005]在上述方法中，其中，形成所述阻挡材料包括形成含有约0.5%至约15%的In的阻挡材料。
[0006]在上述方法中，其中，形成所述阻挡材料包括形成厚度为约4nm至约SOnm的阻挡材料。
[0007]在上述方法中，其中，形成所述沟道材料包括形成厚度为约3nm至约40nm的沟道材料。
[0008]在上述方法中，进一步包括在形成所述阻挡层之前，在所述衬底上方形成模板材料。
[0009]在上述方法中，进一步包括在形成所述阻挡层之前，在所述衬底上方形成模板材料，其中，形成所述模板材料包括形成厚度为约1nm至约10nm的模板材料。
[0010]在上述方法中，其中，形成所述沟道材料包括外延生长所述沟道材料，并且所述阻挡材料包括用于外延生长所述沟道材料的晶种层。
[0011]在上述方法中，其中，形成所述沟道材料包括形成平面晶体管的沟道或形成鳍式场效应晶体管(FinFET)的沟道。
[0012]根据本发明的另一方面，还提供了一种形成鳍式场效应晶体管(FinFET)器件的方法，所述方法包括:在衬底中形成浅沟槽隔离(STI)区域；使位于两个所述STI区域之间的所述衬底的一部分凹进；在所述衬底上方形成模板材料；在所述模板材料上方形成包括AlInAsSb的阻挡材料；在所述阻挡层上方形成沟道材料；使所述STI区域凹进，其中，设置在所述STI区域的保留部分的顶面上方的所述沟道材料的一部分形成半导体鳍；在所述半导体鳍的侧壁和顶面上形成栅极电介质；以及在所述栅极电介质上方形成栅电极。
[0013]在上述方法中，进一步包括在形成所述阻挡材料之前，对所述模板材料进行脱氧。
[0014]在上述方法中，其中，对所述模板材料进行脱氧包括在As或P流体存在的情况下加热所述FinFET器件。
[0015]在上述方法中，其中，对所述模板材料进行脱氧包括在约500°C至约600°C的温度下加热所述FinFET器件。
[0016]在上述方法中，进一步包括当对所述模板材料进行脱氧时，监测所述模板材料的表面，从而确保所述模板材料的稳定的表面重建。
[0017]在上述方法中，进一步包括当对所述模板材料进行脱氧时，监测所述模板材料的表面，从而确保所述模板材料的稳定的表面重建，其中，监测所述模板材料的表面包括使用反射高能电子衍射(RHEED)。
[0018]在上述方法中，其中，形成所述阻挡材料包括在约450°C至约560°C的温度下引入As2、Sb、In和Al的流体。
[0019]根据本发明的另一方面，还提供了一种鳍式场效应晶体管(FinFET)器件，包括:衬底；模板材料，设置在所述衬底上方；阻挡材料，包括AlInAsSb,设置在所述模板材料上方；以及沟道材料，设置在所述阻挡材料上方。
[0020]在上述FinFET器件中，其中，所述模板材料、所述阻挡材料和所述沟道材料组成半导体鳍，并且所述FinFET进一步包括:第一 STI区域，位于所述鳍的第一侧上；以及第二STI区域，位于所述鳍的第二侧上，所述第二侧与所述第一侧相对，其中，所述鳍的沟道材料的一部分设置在所述第一 STI区域和所述第二 STI区域的顶面之上。
[0021]在上述FinFET器件中，其中，所述模板材料包括选自基本上由InAs、InSb、GaAs、InP, GaP, GaSb, AlSb和它们的组合组成的组中的材料。
[0022]在上述FinFET器件中，其中，所述沟道材料包括选自基本上由InAs、InGaAs,GaSb, InGaSb和它们的组合组成的组中的材料。
[0023]在上述FinFET器件中，其中，所述FinFET器件包括η沟道FET(NFET)或ρ沟道FET (PFET)。
【附图说明】
[0024]当结合参考附图进行阅读时，根据下文具体的描述可以更好地理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘出且仅用于示出的目的。事实上,为了清楚的论述,各个部件的尺寸可以任意地增大或缩小。
[0025]图1至图6根据本发明的一些实施例示出了在各个制造阶段的形成的鳍式场效应晶体管(FinFET)的方法的截面图。
[0026]图7是根据一些实施例的包括FinFET器件的半导体器件的截面图。
[0027]图8是根据一些实施例的包括平面晶体管的半导体器件的截面图。
[0028]图9是根据一些实施例的制造FinFET的方法的流程图。
【具体实施方式】
[0029]本发明的以下内容提供了许多用于实施所提供主题的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不用于限制本发明。例如，在以下描述中，在第一部件上方或者之上形成第二部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间形成附加部件，从而使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实施例中重复参考标号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或结构之间的关系。
[0030]此外，为了便于描述，诸如“在…下面”、“在…下方”、“下”、“在…之上”、“上”等空间相对位置术语在本文中可以用于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。应该理解，除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，并因此可以对本文中使用的空间相对位置描述符进行同样的解释。
[0031]本发明的一些实施例提供了形成半导体器件和FinFET及其结构的新的方法。在一些实施例中，阻挡材料包括AlInAsSb。在阻挡材料上方形成或从阻挡材料处生长晶体管的沟道区域。本发明的一些实施例也可以在平面晶体管中实现。
[0032]图1至图6根据本发明的一些实施例示出了在各个制造阶段的形成鳍式场效应晶体管(FinFET)的方法的截面图。参考图1，将半导体器件100示出为包括衬底10。为了制造半导体器件100，首先，提供衬底10。在一些实施例中，衬底10是半导体晶圆的一部分；例如，在半导体晶圆上制造多个半导体器件100，并且之后，沿划线分割晶圆。在每个附图中仅示出了一个FinFET ;然而，在一些实施例中，例如，半导体器件100可以包括在其表面上形成的数十、数百或数千个FinFET。
[0033]衬底10可以包括包含硅(Si)或其他半导体材料的半导体衬底。例如，可以通过绝缘层覆盖衬底10或可以不通过绝缘层覆盖衬底10。衬底10可以包括有源部件或电路(未示出)。例如，衬底10可以包括位于单晶硅上方的氧化硅。衬底10可以包括导电层或在其中形成的半导体元件，例如晶体管、二极管等。在一些实施例中，衬底10可以包括单晶Si或锗(Ge)衬底。在一些实施例中，例如，衬底10包括在(0，0，I)结晶取向上定向的Si。可以使用诸如GaAs、InP、SiGe, SiC、InAs或GaSb的化合物半导体来代替Si或Ge。例如，衬底10可以包括块状衬底或绝缘体上半导体(SOI)衬底。可选地，衬底10可以包括其他材料和结晶取向。
[0034]在衬底10中形成诸如浅沟槽隔离(STI)区域14的多个隔离区域。隔离区域可以包括其