41中。例如，当电子被储存在第一栅141中时，在第一沟道区115中 不形成反转层。相反地，当电子未被储存在第一栅141中时，在第一沟道区115中形成反转 层。如果在第一沟道区115中形成反转层，则电流从第一结区111经由第三结区113而至 第二结区112,以及与连接至第二结区112的位线BL连接的感测放大器感测电流，并且可以 判断单位单元100是否被编程或擦除。
[0052] 图7是示出如以上参照图1至图4所述的、具有单层栅的非易失性存储器件中的 单元阵列的图。参见图7,在具有单层栅的非易失性存储器件的单元阵列中，单位单元IOOu 在横向和纵向上被设置成nXm阵列。如以上参照图5所述，每个单位单元IOOu具有如下 的结构：具有源极端子S和浮栅端子FG的储存晶体管CT与具有漏极端子D和选择栅端子 SG的选择晶体管ST被串联连接，同时共享结端子J。由于这种单位单元IOOu在行上被重 复地布置η次，并且在列上被重复地布置m次，所以形成nXm矩阵的单元阵列。第一行中 的单位单元IOOu的漏极端子D与第一位线BLl共同连接。第二行中的单位单元IOOu的漏 极端子D与第二位线BL2共同连接。第三行中的单位单元IOOu的漏极端子D与第三位线 BL3共同连接。类似地，第η行中的单位单元IOOu的漏极端子D与第η位线BLn共同连接。
[0053] 第一列中的单位单元IOOu的源极端子S和选择栅端子SG分别与第一源极线SLl 和第一字线WLl共同连接。第二列中的单位单元IOOu的源极端子S和选择栅端子SG分别 与第二源极线SL2和第二字线WL2共同连接。第三列中的单位单元IOOu的源极端子S和选 择栅端子SG分别与第三源极线SL3和第三字线WL3共同连接。类似地，第m列中的单位单 元IOOu的源极端子S和选择栅端子SG分别与第m源极线SLm和第m字线WLm共同连接。
[0054] 在图7的单元阵列中，在位于第三行和第二列的交叉点处的单位单元100A被选中 的情况下，设置在第二列中的所有单位单元（包括位于第二行和第二列的交叉点处的单位 单元100B)与选中的单位单元100A共享字线WL2和源极线SL2。此外，设置在第三行中的 所有单位单元（包括位于第三行和第三列的交叉点处的单位单元100C)与选中的单位单元 100A共享位线BL3。
[0055] 图8是解释图7中所示的单元阵列的操作的电压条件。参见图8连同图7,在具有 单层栅的非易失性存储器件的单元阵列中，根据一个实施例，针对选中的单位单元执行编 程操作和读取操作而没有干扰。然而，针对全部的单位单元IOOu共同地执行擦除操作。为 了描述针对选中的单位单元的编程操作和读取操作，假定位于第三行和第二列的交叉点处 的单位单元100A被选中。为了编程选中的单位单元100A，正的编程电压+Vpp和正的源极 电压+Vsp被分别施加至与选中的单位单元IOOA连接的字线WL2和源极线SL2。位线BL3 与地GND连接。除了字线WL2和源极线SL2之外的其余的字线WL1、WL3、...和WLm以及源 极线SL1、SL3、...和SLm与地GND。除了位线BL3之外的其余的位线BL1、BL2、...和BLn 被浮置。根据这种偏置电压条件下，选中的单位单元100A根据以上参照图6所述的相同的 机制来编程。
[0056] 对于未选中的单位单元100B，尽管正的编程电压+Vpp和正的源极电压+Vsp被分 别通过与选中的单位单元100A共享的字线WL2和源极线SL2施加，但是与单位单元100B连 接的位线BL2被浮置。由于位线BL2被浮置，所以单位单元100B不被编程。因而，未选中的 单位单元100B基本上不对编程操作引起干扰。同样地，与选中的单位单元100A共享字线 WL2和源极线SL2的单位单元不引起干扰或扰动。对于未选中的单位单元100C，尽管与选 中的单位单元100A共享的位线BL3与地GND连接，但是字线WL3和源极线SL3也与地GND 连接。因此，单位单元100C不被编程，且因而使得基本上没有干扰。同样地，与选中的单位 单元100A共享位线BL3的单位单元不引起干扰或扰动。对于与其余的字线、源极线和位线 连接的单位单元，除了与选中的单位单元100A连接的字线WL2、源极线SL2和位线BL3,与 地GND连接的字线和源极线以及位线被浮置。因而，不执行编程操作。
[0057] 单元阵列的擦除操作可以通过如下来执行：施加负的擦除电压-Vee至所有的字 线WL1、WL2、. . ·和WLm，施加正的电压源+Vse至所有的源极线SL1、SL2、. . ·和SLm，以及 将所有的位线BLl、BL2、...和BLn与地GND连接。在这种偏置电压条件下，构成单元阵列 的所有单位单元被共同地擦除。擦除机制与以上参照图6所述的相同。
[0058] 为了读取选中的单位单元100A，正的读取电压+Vread和正的漏极电压+Vdr被分 别施加至与选中的单位单元100A连接的字线WL2和位线BL3。源极线SL2与地GND连接。 除了字线WL2和位线BL3之外，其余的字线WL1、WL3、..·和WLm以及位线BL1、BL2、..·和 BLn与地GND连接。其余的源极线SL1、SL3、...和SLm也以与源极线SL2相同的方式与地 GND连接。在这种偏置电压条件下，选中的单位单元100A根据与以上参照图6所述的相同 的机制来读取。
[0059] 对于未选中的单位单元100B，尽管正的读取电压+Vread经由与选中的单位单元 100A共享的字线WL2施加，但是与选中的单位单元100A共享的源极线SL2与地GND连接，以 及与单位单元100B连接的位线BL2与地GND连接。由于位线BL2与地GND连接，所以单位 单元100B不被读取，并且干扰不会发生。同样地，与选中的单位单元100A共享字线WL2和 源极线SL2的其余的单位单元不被读取并且干扰不会发生。对于未选中的单位单元100C， 尽管正的漏极电压+Vdr被施加至被选中的单位单元100A共享的位线BL3,但是由于与单 位单元100连接的字线WL3和源极线SL3与地GND连接，所以单位单元IlOC不被读取，并 且干扰不会发生。同样地，与选中的单位单元100A共享位线BL3的其余的单位单元不被读 取，并且干扰不会发生。对于与字线、源极线或位线连接的单位单元，除了与选中的单位单 元100A连接的字线WL2、源线SL2和位线BL3之外，由于字线、源极线和位线都与地GND连 接，所以不执行读取操作。
[0060] 图9是示出根据一个实施例的非易失性存储器件中的单位单元的布局图。在本实 施例中，非易失性存储器件中的单位单元200包括具有η沟道型MOS结构的选择晶体管和 储存晶体管。参见图9,非易失性存储器件中的单位单元200具有在第一方向上延伸的第 一有源区210。尽管在附图中未示出，但是第一有源区210可以通过隔离层来限定。第一 有源区210被设置在第一阱区206中，第一阱区206具有p型导电性。第一栅241被设置 成在与第一有源区210交叉的方向上（即，在第二方向上）延伸的条形式。第二栅242也 被设置成在与第一有源区210交叉的方向上（即，在第二方向上）延伸的条形式。第一栅 241构成电荷储存晶体管的浮栅，并且第二栅242构成选择晶体管的选择栅。尽管在附图中 未示出，第一绝缘层可以被设置在第一栅241之下，而第二绝缘层可以被设置在第二栅242 之下。第二栅242在第二方向上的长度可以比第一栅241在第二方向上的长度更长。第一 栅241和第二栅242可以由导电材料层（例如，多晶娃层或金属层）构成。第一栅241和 第二栅242被设置成在第一方向上彼此分开。如附图中的虚线所示，电介质层290可以被 设置在第一栅241和第二栅242之间。第一栅241、电介质层290和第二栅242可以在水平 方向上构成第一电容器。
[0061] 第一结区211、第二结区212和第三结区213被设置在第一有源区210中并且彼此 分开。第一结区211和第二结区212被分别设置在第一方向上的第一有源区210的相对端 部处，并且分别位于与第一栅241的侧壁和第二栅242的侧壁相邻。第三结区213被设置在 第一结区211和第二结区212之间以将第一结区211和第二结区212分开。第三结区213 位于第一栅241和第二栅242之间。第一结区211、第二结区212和第三结区213的每个都 具有η+型导电性。在一个实施例中，第一结区211可以用作源极区，而第二结区212可以 用作漏极区。与在第一结区211和第三结区213之间的第一栅241重叠的第一阱区206用 作第一沟道区。与在第二结区212和第三结区213之间的第二栅242重叠的第一阱区206 用作第二沟道区。
[0062] 非易失性存储器件中的单位单元200还具有第二阱区208a，其中当从沿着第二方 向截取的截面图示出时，第二阱区208a被设置在第一阱区206的第一侧处并且通过预定的 间隙与第一阱区206分开。另外，第三阱区208b被配置在第一阱区206相对于第一侧的第 二侧处。当从沿着第二方向截取的截面图示出时，第三阱区208b通过预定的间隙与第一阱 区206分开。第二阱区208a和第三阱区208b具有η型导电性。第二阱区208a和第三阱 区208b可以被设置成相对于第一阱区206彼此对称。通过隔离层（图10中的204)限定 的第二有源区220a被设置在第二阱区208a中。通过隔离层限定的第三有源区220b被设 置在第三阱区208b中。第二有源区220a与第一栅241的第一端部重叠。第三有源区220b 与第一栅241的第二端部重叠。当从沿着第二方向截取的截面图示出时，第一栅241的第 二端部被设置成与第一栅241的第一端部相对。
[0063] 第一接触区221a和第二接触区221b被分别设置在第二有源区220a和第三有源 区220b中。第一接触区221a和第二接触区221b的每个都具有p+型导电性。第一接触区 221a和第二接触区221b可以通过使用第一栅241作为离子注入掩模来将杂质离子注入至 第二阱区208a和第三阱区208b来形成。第一接触区221a和第二接触区221b可以分别 在第一栅241的边缘之下延伸。另外，在第二有源区220a中，第二阱区208a与第一栅241 的部分重叠。与第一栅241重叠的第二阱区208a、第一绝缘层和第一栅241被布置在垂直 方向上，并且可以构成第二电容器（也被称作为垂直电容器）。类似地，在第三有源区220b 中，第三阱区208b与第一栅241的部分重叠。与第一栅241重叠的第三阱区208b、第一绝 缘层和第一栅241被布置在水平方向上，并且可以构成第三电容器（也被称作为水平电容 器）。
[0064] 第一接触部261被设置在第一结区211上。第一接触部261可以与用于施加偏置 电压至第一结区211的线电性、磁性、电磁性、光学性或光电性地耦接。第二接触部262被 设置在第二结区212上。第二接触部262可以与用于施加偏置电压至第二结区212的线电 性、磁性、电磁性、光学性或光电性地耦接。第三接触部263a被设置在第一接触区221a上 并且在第二栅242之上延伸。第三接触部263a可以与用于施加偏置电压至第二栅242和 第一接触区221a的线电性、磁性、电磁性、光学性或光电性地耦接。第四接触部263b被设 置在第二接触区221b上并且在第二栅242