之上延伸。第四接触部263b可以与用于施加偏 置电压至第二栅242和第二接触区221b的线电性、磁性、电磁性、光学性或光电性地耦接。 由于第一接触区221a和第二栅142共享一个第三接触部263a，所以通过第三接触部263a 施加的偏置电压可以基本上相同的方式被传送至第一接触区221a和第二栅142。类似地， 由于第二接触区221b和第二栅242共享第四接触部263b，所以通过第四接触部263b施加 的偏置电压可以基本上相同的方式被传送至第二接触区221b和第二栅242。第三接触部 263a和第四接触部263b可以与公共偏置电压线（例如，字线）连接。
[0065] 图10是沿着图9中的线11-11'截取的截面图。参见图10连同图9,第一有源区 210、第二有源区220a和第三有源区220b在衬底202中通过隔离层204来限定。在衬底202 中，第一有源区210被设置在p型第一阱区206中，第二有源区220a被设置在η型第二阱 区208a中，以及第三有源区220b被设置在η型第三阱区208b中。ρ+型第一接触区221a 被设置在第二阱区208a的上部中。p+型第一接触区221a和η型第二阱区208a可以构成 第一 pn二极管Dnl。ρ+型第二接触区221b被设置在第三阱区208b的上部中。ρ+型第二 接触区221b和η型第三阱区208b可以构成第二pn二极管Dn2。
[0066] 第一绝缘层231和第一栅241中的每个在第二方向上延伸。第一沟道区215被设 置在第一有源区210和第一栅241彼此重叠的区域中。第三接触263a被设置在第一接触 区221a上，而第四接触部263b被设置在第二接触区221b上。第三接触部263a和第四接 触部263b可以与字线WL共同连接。第二电容器CVl形成在第一栅241、第一绝缘层231和 第二阱区208a彼此重叠的区域中。第三电容器CV2形成在第一栅241、第一绝缘层231和 与第三阱区208b彼此重叠的区域中。
[0067] 图11是在图9和图10中所示的非易失性存储器件中的单位单元的等效电路图。 参见图11连同图9和图10,非易失性存储器件中的单位单元200具有单层栅。在等效电路 中，储存晶体管CT和选择晶体管ST被串联连接。储存晶体管CT可以由第一栅241、第一结 区211和第三结区213构成。选择晶体管ST可以由第二栅242、第二结区212和第三结区 213构成。储存晶体管CT和选择晶体管ST共享第三结区213。在图11的等效电路图中， 储存晶体管CT具有浮栅端子FG、源极端子S和结端子J。储存晶体管CT的浮栅端子FG对 应于图9和10中的第一栅241。储存晶体管CT的源极端子S和结端子J分别对应于图9 中的第一结区211和第三结区213。储存晶体管CT的源极端子S与源极线SL连接。选择 晶体管ST具有选择栅端子SG、漏极端子D和结端子J。选择晶体管ST的选择栅端子SG对 应于图9中的第二栅242并且与字线WL连接。选择晶体管ST的漏极端子D和结端子J分 别对应于图9中的第二结区212和第三结区213。选择晶体管ST的漏极端子D与位线BL 连接。
[0068] 如以上参照图9所述，第一栅241、电介质层290和第二栅242构成第一电容器CL。 在图11的等效电路图中，第一电容器CL的两个端子分别与选择晶体管ST的选择栅端子 SG和储存晶体管CT的浮栅端子FG连接。如以上参照图10所述，第一栅241、第一绝缘层 231和第二阱区208a构成第二电容器CV1。此外，第一接触区221a和第二阱区208a构成 第一 pn二极管Dnl。根据这些事实，在图11的等效电路图中，第二电容器CVl的一个端子 与储存晶体管CT的浮栅端子FG连接，而第二电容器CVl的另一端子与第一 pn二极管Dnl 的阴极连接。第一 pn二极管Dnl的阳极与选择晶体管ST的选择栅端子SG和字线WL共同 连接。类似地，第一栅241、第一绝缘层231和第三阱区208b共同构成第三电容器CV2。此 外，第二接触区221b和第三阱区208b构成第二pn二极管Dn2。根据这些事实，在图11的 等效电路图中，第三电容器CV2的一个端子与储存晶体管CT的浮栅端子FG连接，而第三电 容器CV2的另一端子与第二pn二极管Dn2的阴极连接。第二pn二极管Dn2的阳极与选择 晶体管ST的选择栅端子SG和字线WL共同连接。
[0069] 第一电容器CU第二电容器CVl和第三电容器CV2并联连接。施加至字线WL的偏 置电压通过第一电容器CL传送至储存晶体管CT的浮栅端子FG。此外，施加至字线WL的偏 置电压也通过第二电容器CVl和第三电容器CV2传送至储存晶体管CT的浮栅端子FG。以 这种方式，在根据本实施例的非易失性存储器件中的单位单元200中，施加至字线WL的偏 置电压分别通过第一电容器CU第二电容器CVl和第三电容器CV2感应出第一耦合电压、第 二耦合电压和第三耦合电压至储存晶体管CT的浮栅端子FG。因而，相对于浮栅端子FG的 耦合效率可以增加。特别地，在第二电容器CVl和第三电容器CV2中，第一绝缘层231具有 足够薄的厚度，例如大约8QA的厚度。因而，与仅利用具有相对厚的电介质层290的第一电 容器CL相比，可以感应出基本上高的耦合比。电介质层290可以具有例如大约1000A的厚 度。
[0070] 图12是示出根据一个实施例的非易失性存储器件中的单位单元的布局图。在本 实施例中，构成非易失性存储器件中的单位单元300的储存晶体管和选择晶体管被配置为 P沟道型的MOS结构。由于储存晶体管和选择晶体管被配置为p沟道型的MOS结构，所以 与储存晶体管和选择晶体管被配置为η沟道型的MOS结构相比，用于编程的所必需的偏置 电压的幅值可以减小。因此，用于施加偏置电压的栗浦电路的尺寸可以减小。参见图12， 根据本实施例的单位单元300具有在第一方向（附图中的横向方向）上延伸的第一有源区 310。尽管在附图中未示出，但是第一有源区310可以通过隔离层来限定。第一有源区310 被第一阱区306包围。第一阱区306具有η型导电性。第一结区311、第二结区312和第 三结区313被设置在第一有源区310中并且可以彼此分开。第一结区311和第二结区312 被分别设置在第一方向上第一有源区310的第一端部处和第二端部处，并且第三结区313 被设置在第一结区311和第二结区312之间。第一结区311、第二结区312和第三结区313 中的每个具有P+型导电性。在一个实施例中，第一结区311可以用作漏极区，而第二结区 312可以用作源极区。第一接触区321被设置在第一阱区306中并且通过预定的间隙与第 一有源区310分开。作为用于施加偏置电压至第一阱区306的接触区的第一接触区321具 有P+型导电性。
[0071] 第一栅341被设置成在与第一有源区310交叉的方向（即，第二方向）上延伸的 条形式。第二栅342也被设置成在与第一有源区310交叉的方向（即，第二方向）上延伸 的条形式。第二栅342在第二方向上测量的长度可以比第一栅341在第二方向上测量的长 度更长。第一栅341和第二栅342可以包括导电材料层，例如多晶硅层或金属层。第一栅 341和第二栅342被设置成在第一方向上彼此分开。尽管在附图中未示出，但是电介质层可 以被设置在第一栅341和第二栅342之间，并且根据这个事实，可以配置由第一栅341、电介 质层和第二栅342构成的水平型第一电容器。
[0072] 第一结区311被形成为与第一栅341的侧壁相邻，第二结区312被形成为与第二 栅342的侧壁相邻，以及第三结区313被形成在第一栅341和第二栅342之间。因而，第一 阱区306形成在第一结区311和第三结区313之间。在第一栅341与第一有源区310重叠 的区域形成第一沟道区315。第二栅342被形成在第二结区312和第三结区313之间。在 第二栅342与第一有源区310重叠的区域形成第二沟道区316。在一个实施例中，第一栅 341可以构成电荷储存晶体管的浮栅，而第二栅342可以构成选择晶体管的选择栅。尽管在 附图中未示出，但是第一绝缘层可以被设置在第一栅341之下，而第二绝缘层可以被设置 在第二栅342之下。
[0073] 根据本实施例的非易失性存储器件中的单位单元300还具有第二有源区320。第 二有源区320在第二方向上与第一栅341的部分重叠。第二有源区320可以通过隔离层来 限定，并且通过预定的间隙与第一有源区310分开。当第二有源区320可以具有图12中的 四边形平面结构时，在另一个实施中，第二有源区320可以具有除了四边形平面结构之外 的各种平面结构。第二有源区320被第二阱区308包围。第二阱区308具有p型导电性。 第二接触区322被设置在第二有源区320中。第一栅341的端部可以位于第二有源区320 内。第二接触区322可以通过使用第一栅341作为离子注入掩模而将杂质离子注入至第二 阱区308中来形成。在这种情况下，第二接触区322可以在第一栅341的边缘之下延伸。第 二接触区322具有η+型导电性。第二阱区308、第一绝缘层和第一栅341可以构成垂直型 第二电容器。
[0074] 第一接触部361被设置在第一结区311中。第一接触部361可以与用于施加偏置 电压至第一结区311的线电性、磁性、电磁性、光学性或光电性地耦接。第二接触部362被 设置在第二结区312中。第二接触部362可以与用于施加偏置电压至第二结区312的线电 性、磁性、电磁性、光学性或光电性地耦接。第三接触部363被设置在第一接触区321中。第 三接触部363可以与用于施加偏置电压至第一阱区306的线电性、磁性、电磁性、光学性或 光电性地耦接。第四接触部364被设置在第二接触区322中并且在第二栅342之上延伸。 第四接触部364可以与用于施加偏置电压至第二栅342和第二接触区322的线电性、磁性、 电磁性、光学性或光电性地耦接。由于第二接触区322和第二栅342共享第四接触部364， 所以通过第四接触部364施加的偏置电压可以基本上相同的方式被施加至第二接触区322 和第二栅342。
[0075] 图13至15是分别沿着图12中的线I-I'II-II'和III-III'截取的截面图。首 先，参见图13连同图12,隔离层304被设置在衬底302中。第一有源区310在第一方向上 通过隔离层304来限定。η型第一阱区306被设置在衬底302中。第一阱区306被设置成 包围第一有源区310。在第一有源区310中，ρ+型第一结区311、ρ+型第二结区312和ρ+ 型第三结区313被设置成彼此分开。第一结区311和第二结区312被分别设置在第一有源 区310的相对的部分（例如，相对的端部）中，并且第三结区313被设置在第一结区311和 第二结区312之间。在第一结区311和第三结区313之间的第一阱区306的上部可以用作 第一沟道区315。在第二结区312和第三结区313之间的第一阱区306的上部可以用作第 二沟道区316。p+型第一接触区321被设置在第一阱区306中以与第一有源区310分开。
[0076] 第一绝缘层331和第一栅341被设置在第一沟道区315上。第二绝缘层332和 第二栅342被设置在第二沟道区316上。电介质层390被设置在第一栅341和第二栅342 之间。因而，获得了包括第一栅341、电介质层390和第二