一种芯片封装方法
【技术领域】
[0001]本发明属于半导体制造领域，涉及一种芯片封装方法。
【背景技术】
[0002]传统的扇出型晶圆级封装(Fan-out wafer level packaging,FOffLP) 一般包括如下几个步骤:首先从晶圆切下单个微芯片，并采用标准拾放设备将芯片正面朝下粘贴到载体的粘胶层上；然后形成塑封层，将芯片嵌入塑封层内；在塑封层固化后，去除载体及粘胶层，然后进行再分布引线层工艺及植球回流工艺，最后进行切割和测试。
[0003]再分布引线层(Redistribut1n Layers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。再分布引线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接再分布引线层和封装基板。
[0004]现有的扇出型芯片封装技术中，通常在粘合层去除工艺中将粘合层与芯片分离，但是，仍然不可避免会有一部分粘合物残留，造成芯片污染。
[0005]目前已有很多方法被用来克服这种缺陷。现有的一种解决方法是将再分布引线层直接形成在Si支撑晶圆上，并在半导体芯片表面制作焊接凸点，然后将半导体芯片与形成有再分布引线层的Si支撑晶圆键合，后续再形成塑封层、进行Si衬底减薄及去除。这种方法可以有效避免粘合层残留导致的芯片污染问题，但由于其需要在芯片键合前于芯片表面进行凸块加工，并且Si衬底减薄和去除也较困难，使得工艺复杂性增加。现有的另一种解决方法是在粘合层表面形成介质层，这种方法可以克服粘合胶残留导致的芯片污染问题，简化工艺步骤，但是，后续在所述介质层中形成通孔很难实现。
[0006]因此，如何提供一种芯片方法，以克服粘胶层导致的芯片污染问题，并简化工艺步骤，实现良好的封装效果，成为本领域技术人员亟待解决的一个重要技术问题。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片封装方法，用于解决现有技术中半导体芯片封装过程中存在粘胶层残留，导致芯片污染、降低产品良率的问题。
[0008]为实现上述目的及其他相关目的，本发明提供一种芯片封装方法，包括以下步骤:
[0009]S1:提供一载体，在所述载体表面形成粘合层；
[0010]S2:在所述粘合层表面形成第一介质层，并在所述第一介质层中形成若干与半导体芯片电性引出所对应的第一通孔；
[0011]S3:将半导体芯片正面朝下附着于所述第一介质层表面；
[0012]S4:在所述第一介质层表面形成覆盖所述芯片的塑封层；
[0013]S5:分离所述粘合层及第一介质层，以去除所述载体及粘合层；
[0014]S6:基于所述第一介质层及所述第一通孔对所述半导体芯片形成再分布引线层。
[0015]可选地，还包括步骤S7:在所述再分布引线层表面形成凸点下金属层，并在所述凸点下金属层表面形成焊球凸点。
[0016]可选地，所述步骤S7包括:
[0017]S7-1:在所述第一介质层表面形成覆盖所述再分布引线层的第二介质层，并在所述第二介质层中形成若干第二通孔；
[0018]S7-2:基于所述第二介质层及所述第二通孔形成所述凸点下金属层及所述焊球凸点。
[0019]可选地，所述载体的材料选自金属、半导体、聚合物或玻璃中的至少一种。
[0020]可选地，所述粘合层的材料选自胶带或通过旋涂工艺制作的粘合胶。
[0021]可选地，分离所述粘合层及第一介质层的方法选自化学腐蚀、机械剥离、机械研磨、热烘烤、紫外光照射、激光烧蚀、化学机械抛光、及湿法剥离中的至少一种。
[0022]可选地，所述第一介电层选自光敏聚酰亚胺、光敏苯并环丁烯及光敏聚苯并恶唑中的任意一种。
[0023]可选地，于所述步骤S2中，以所述第一介电层作为光刻胶层，通过曝光、显影，在所述第一介电层中形成所述第一通孔。
[0024]可选地，于所述步骤S4中，所述塑封层选用热固性材料；形成所述塑封层的方法选自压缩成形、印刷、转送成形、液体密封成形、真空压合及旋涂中的任意一种。
[0025]可选地，于所述步骤S6中，形成所述再分布引线层的方法包括物理气相沉积法、化学气相沉积法、电镀及化学镀中的至少一种；所述再分布引线层为单层或多层，其材料选自铝、铜、锡、镍、金及银中的至少一种。
[0026]如上所述，本发明的芯片封装方法，具有以下有益效果:本发明的芯片封装方法通过在粘合层与半导体芯片之间制作第一介质层，并在所述第一介质层中形成若干与半导体芯片电性引出所对应的第一通孔，不仅避免了粘合层与半导体芯片直接粘合而造成半导体芯片被污染的问题，而且解决了芯片粘合后在第一介质层中形成通孔较为困难的问题。所述第一介质层可采用光敏材料，其在作为介电材料的同时作为光刻胶层，可直接通过光刻、显影等步骤在其中得到所述第一通孔，工艺更为简单。通过本发明的芯片封装方法，封装过程中半导体芯片被污染的情况将得到很好的控制，并且本发明工艺步骤简单，可有效提高广品良率及电性能。
【附图说明】
[0027]图1显示为本发明的芯片封装方法的工艺流程图。
[0028]图2显示为本发明的芯片封装方法在载体表面形成粘合层的示意图。
[0029]图3显示为本发明的芯片封装方法在所述粘合层表面形成第一介质层，并在所述第一介质层中形成第一通孔的示意图。
[0030]图4显示为本发明的芯片封装方法将半导体芯片正面朝下附着于所述第一介质层表面的示意图。
[0031]图5显示为本发明的芯片封装方法在所述第一介质层表面形成覆盖所述芯片的塑封层的示意图。
[0032]图6显示为本发明的芯片封装方法去除所述载体及粘合层的示意图。
[0033]图7显示为本发明的芯片封装方法基于所述第一介质层及所述第一通孔对所述半导体芯片形成再分布引线层的示意图。
[0034]图8显示为本发明的芯片封装方法在所述第一介质层表面形成覆盖所述再分布引线层的第二介质层，并在所述第二介质层中形成若干第二通孔的示意图。
[0035]图9显示为本发明的芯片封装方法基于所述第二介质层及所述第二通孔形成凸点下金属层及焊球凸点的示意图。
[0036]图10显示为本发明的芯片封装方法切割出分立的芯片的示意图。
[0037]元件标号说明
[0038]SI ?S6步骤
[0039]I载体
[0040]2粘合层
[0041]3第一介质层
[0042]4第一通孔
[0043]5半导体芯片
[0044]6塑封层
[0045]7再分布引线层
[0046]8凸点下金属层
[0047]9焊球凸点
[0048]10第二介质层
[0049]11第二通孔
【具体实施方式】
[0050]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0051]请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0052]本发明提供一种芯片封装方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤:
[0053]S1:提供一载体，在所述载体表面形成粘合层；
[0054]S2:在所述粘合层表面形成第一介质层，并在所述第一介质层中形成若干与半导体芯片电性引出所对应的第一通孔；
[0055]S3:将半导体芯片正面朝下附着于所述第一介质层表面；
[0056]S4:在所述第一介质层表面形成覆盖所述芯片的塑封层；
[0057]S5:分离所述粘合层及第一介质层，以去除所述载体及粘合层；
[0058]S6:基于所述第一介质层及所述第一通孔对所述半导体芯片形成再分布引线层。
[0059]首先请参阅图2，执行步骤S1:提供一载体1，在所述载体I表面形成粘合层2。
[0060]具体的，所述载体I可以为后续制作粘合层2以及第一介质层3提供刚性的结构或基体，其材料可选自金属、半导体(例如Si)、聚合物或玻璃中的至少一种。作为示例，所述载体I选用玻璃。
[0061]所述粘合层2在后续工艺中作为第一介质层3与载体I之间的分离层，其最好选用具有光洁表面的粘合材料制成，并且能够在其表面制作第一介质层3，其必须与第一介质层3具有一定的结合力，以保证介质层3在后续工艺中不会产生自动脱落等情况，另外，其与载体I亦具有较强的结合力，一般来说，其与载体I的结合力需要大于与介质层3的结合力。作为示例，所述粘合层2的材料选自胶带或通过旋涂工艺制作的粘合胶等。所述胶带优选采用UV胶带，其在UV光照射后很容易被撕离。
[0062]然后请参阅图3，执行步骤S2:在所述粘合层2表面形成第一介质层3，并在所述第一介质层3中形成若干与半导体芯片电性引出所对应的第一通孔。
[0063]具体的，可采用涂布等多种沉积方法形成所述第一介质层3。所述第一介电层3的材料可选自光敏聚酰亚胺、光敏苯并环丁烯及光敏聚苯并恶唑中的任意一种。所述光敏聚酰亚胺、光敏苯并环丁烯及光敏聚苯并恶唑均为低K介质，是适用于集成电路的良好介电材料。