半导体叠层封装方法
【技术领域】
[0001]本发明涉及一种半导体封装方法，尤其涉及一种半导体叠层封装方法。
【背景技术】
[0002]随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高，同时要求芯片的封装尺寸不断减小。为了实现芯片封装的微型化，提高芯片封装的集成度，叠层芯片封装(stacked die package)技术逐渐成为技术发展的主流。
[0003]叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。以使用叠层封装技术的存储器为例，相较于没有使用叠层技术的存储器，采用叠层封装技术的存储器能够拥有两倍以上的存储容量。此外，使用叠层封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
[0004]叠层芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(through silicon via，简称 TSV)技术、或者塑封通孔(through molding via，简称 TMV)技术。
[0005]例如，硅通孔(TSV)技术，就是在芯片上形成通孔，在通孔侧壁形成金属层再填充导电物质形成通孔效果实现上下连接。该工艺成本高，良品率低，直接在硅片上开口易对芯片造成损伤或是令整片晶元强度减低导致破片等问题，实现难度较大。
[0006]又如，塑封通孔(TMV)技术是指在塑封层开口，即塑封后使用激光等方法打通塑封层，填充导电物质，但该工艺在塑封层开口深度方面以及打通塑封层的孔边缘绝缘层方面不易控制。
[0007]其余的就是一些先预制可导通材质如凹型架构，进行打磨、打线等工艺用于连接。
[0008]上述工艺在堆叠芯片的过程中，通过孔内填充介电质不易形成电极，实现多个封装体封装的芯片在一个整封装体中上下导通的难度较大，且成本较高。
【发明内容】
[0009]在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
[0010]本发明的目的是提供一种半导体叠层封装方法，解决现有封装工艺(例如TSV、TMV等工艺)中形成电极较难，不易实现叠层封装的芯片在一个整体封装中上下导通的问题。
[0011]本发明提供了一种半导体叠层封装方法，包括:
[0012]A:制作上封装体，
[0013]B:制作封装有芯片的下封装体，
[0014]C:将所述上封装体和所述下封装体叠层封装，
[0015]其中，所述步骤B包括:
[0016]SlOl:提供制作所述下封装体的金属板；
[0017]S102:在所述金属板上表面形成金属凸点，所述金属凸点的高度大于等于待装载芯片的厚度；
[0018]S103:将所述待装载芯片连接在所述金属板的上表面；
[0019]S104:用塑封底填料将上述芯片固定和封装于所述金属板上形成塑封体，所述塑封体包覆所述金属凸点；
[0020]S105:打磨所述塑封体，露出所述金属凸点和所述芯片的上表面；
[0021]S106:去除所述金属板，露出所述金属凸点的下表面；
[0022]S107:在步骤S106处理后的塑封体的上表面形成再布线金属层，在所述再布线金属层上对应所述金属凸点和所述芯片的布线处的对应位置形成第一焊球。
[0023]本发明提供的一种半导体叠层封装方法，通过在金属板上形成凸点实现互联，解决现有封装技术中通过孔内填充介电质形成电极较难的问题，以及封装中锡球互联等限制，实现芯片在一个封装体上下导通；下封装体的芯片通过塑封底填料将芯片固定和封装在金属板上，一次性完成固定和封装两个步骤，减少传统叠层封装中封装体翘曲的问题；同时通过打磨塑封体和去除金属凸点以下的金属板将整个封装体的厚度减小了，封装更加节省空间，实现芯片封装的微型化，提高芯片封装的集成度。
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为本发明制作封装有芯片的下封装体的流程图；
[0026]图2-图7为本发明制作封装有芯片的下封装体的过程示意图；
[0027]图8为本发明叠层封装结构示意图。
[0028]附图标记:
[0029]1-金属板 2-金属凸点 3-芯片
[0030]4-塑封体 5-再布线金属层6-第一焊球
[0031]7-第二焊球8-上封装体
【具体实施方式】
[0032]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]本发明提供一种半导体叠层封装方法，包括:
[0034]A:制作上封装体，
[0035]B:制作封装有芯片的下封装体，
[0036]C:将所述上封装体和所述下封装体叠层封装，
[0037]其中，如图1所示为制作封装有芯片的下封装体的步骤B包括:
[0038]SlOl:提供制作所述下封装体的金属板；
[0039]S102:在所述金属板上表面形成金属凸点，所述金属凸点的高度大于等于待装载芯片的厚度；
[0040]S103:将所述待装载芯片连接在所述金属板的上表面；
[0041]S104:用塑封底填料将上述芯片固定和封装于所述金属板上形成塑封体，所述塑封体包覆所述金属凸点；
[0042]S105:打磨所述塑封体，露出所述金属凸点和所述芯片的上表面；
[0043]S106:去除所述金属板，露出所述金属凸点的下表面；
[0044]S107:在步骤S106处理后的塑封体的上表面形成再布线金属层，在所述再布线金属层上与所述金属凸点和所述芯片的布线处对应的位置形成第一焊球。
[0045]上述步骤提供了一种制作封装有芯片的下封装体的方法，如图2-图3所示，实施步骤S101-S103，提供制备下封装体的金属板1，在金属板I上表面形成金属凸点2，将待装载芯片3连接在金属板I的上表面。
[0046]可选的，步骤S102中可以通过物理或者化学方法在金属板I上表面形成金属凸点2。
[0047]进一步地，通过物理方法制备金属凸点，具体为:取一较薄的金属板，在金属板的上表面焊接金属柱制备金属凸点2 ；
[0048]或者，通过化学方法制备金属凸点，具体为:取一较厚的金属板，在金属板的上表面通过半蚀刻的方法形成具有一定高度的金属凸点2，即在金属板I的上表面贴膜，曝光显影，进行蚀刻，形成金属凸点2。
[0049]可选的，金属凸点2的材料为具有尚导电和尚恪点的金属材料，如铜等，例如，金属凸点2可为铜柱，在本实施例中，铜柱的高度大于等于下封装体上待装载的芯片厚度，铜柱和芯片都封装在了塑封体内，并且在接下来的步骤中需要进行打磨露出铜柱和芯片，所以铜柱的高度不需要太高，节省材料并且便于接下来的步骤。
[0050]可选的，步骤S102在所述金属板上表面形成金属凸点后还包括:在所述金属凸点的上表面镀护铜剂。可选的，护铜剂为有机或者无机保焊膜。在所述金属凸点表面生成一层有机或者无机氧化膜，这层膜具有防氧化，耐热，耐湿的特性，可以保护金属凸点表面在常态下不生锈，为后续的工艺打下良好的基础，同时，在后续的焊接高温中，所述氧化膜很容易被助焊剂所清除，露出干净的金属凸点表面并且在很短的时间内与熔融的焊锡结合成为牢固的焊点。
[0051]如图4所示，实施步骤S104，用塑封底填料将芯片3固定和封装于金