封装结构的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种封装结构的形成方法。
【背景技术】
[0002]在现有技术中，芯片与外部电路的连接是通过金属引线键合(Wire Bonding)的方式实现，即引线键合技术。随着芯片的特征尺寸缩小和集成电路的集成度提高，引线键合技术已不再适用技术的发展需求。
[0003]为了提高芯片封装的集成度，叠层芯片封装(stacked die package)技术逐渐成为技术发展的主流。叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。
[0004]以使用堆叠封装技术的存储器为例，相较于没有使用堆叠技术的存储器，采用堆叠封装技术的存储器能够拥有两倍以上的存储容量。此外，使用堆叠封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
[0005]堆叠芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(through silicon via，简称 TSV)技术、或者塑封通孔(through molding via，简称 TMV)技术。
[0006]然而，上述技术手段依旧面临各种工艺限制以及成本限制，而且，面临着进一步减薄封装结构厚度尺寸的问题。
【发明内容】
[0007]本发明解决的问题是提供一种封装结构的形成方法，所述封装结构的形成方法简单、工艺成本降低，所形成的封装结构尺寸精确且缩小。
[0008]为解决上述问题，本发明还提供一种封装结构的形成方法，包括:提供载体；在所述载体表面固定芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与载体表面相互固定；在所述芯片周围的载体表面固定连接键，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端与所述载体表面相互固定，所述连接键的第二端高于或齐平于所述芯片的功能区表面；在所述载体表面形成塑封层，所述塑封层包围所述芯片和连接键，所述塑封层的表面暴露出所述连接键的第二端和芯片的功能区表面；在所述塑封层表面形成再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；在所述再布线层表面形成第一焊球；在形成所述第一焊球之后，去除所述载体，暴露出所述连接键的第一端。
[0009]可选的，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。
[0010]可选的，所述连接键的形成步骤包括:提供初始导电线，所述初始导电线具有第三端和第四端；在所述初始导电线的侧壁表面形成初始保护层，形成初始连接键，所述初始保护层暴露出所述初始导电线的第三端和第四端；沿垂直于所述初始导电线侧壁的方向切割所述初始保护层和初始导电线，形成若干段导电线、以及位于导电线侧壁表面的保护层。
[0011]可选的，所述初始保护层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、喷涂工艺或注塑工艺。
[0012]可选的，从所述初始导电线的第三端至第四端的方向上，所述初始连接键具有若干切割段，各切割段均具有靠近第三端的第五端、以及靠近第四端的第六端；所述切割段第五端的初始保护层厚度大于切割段第六端的初始保护层厚度；在切割所述初始连接键之后，若干切割段相互独立，各切割段形成所述连接键，且所述切割段的第五端成为连接键的第一端，所述切割段的第六端成为连接键的第二端。
[0013]可选的，所述初始保护层的形成步骤包括:采用涂布工艺在所述初始导电线表面形成保护膜；采用模具对所述保护膜进行塑形，形成所述初始保护层。
[0014]可选的，所述保护层的材料为绝缘材料。
[0015]可选的，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙稀；所述无机绝缘材料包括氧化娃、氮化娃和氮氧化娃中的一种或多种。
[0016]可选的，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。
[0017]可选的，所述连接键的第一端尺寸与第二端尺寸相同。
[0018]可选的，所述连接键第一端到第二端的距离为40微米?400微米。
[0019]可选的，所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。
[0020]可选的，所述导电线的材料为铜、妈、招、金或银。
[0021]可选的，所述芯片的第一表面通过粘结层固定于所述载体表面；所述连接键的第一端通过粘结层固定于所述载体表面。
[0022]可选的，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。
[0023]可选的，还包括:在形成所述再布线层之前，在所述塑封层表面形成第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；在所述第一通孔内以及部分第一绝缘层表面形成所述再布线层。
[0024]可选的，还包括:在形成所述焊球之前，在所述再布线层表面形成第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；在所述第二通孔内形成所述第一焊球。
[0025]可选的，还包括:在去除所述载体之后，在所述连接键第一端的导电线表面形成第二焊球。
[0026]可选的，还包括:提供封装体，所述封装体具有第三表面，所述封装体的第三表面暴露出导电结构；使所述芯片的第一表面和塑封层表面与所述封装体的第三表面相对设置，并通过焊接工艺使所述第二焊球与所述导电结构相互连接。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明封装结构的形成方法中，在形成塑封层之前，在芯片周围的载体表面直接固定连接键。所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线；由于将所述连接键的第一端固定于载体表面后，所述连接键的第二端能够高于或齐平于所述芯片的功能面，因此，在所述载体表面形成暴露出芯片功能区的塑封层之后，所述连接键的第二端也能够高于或齐平于所述塑封层表面，从而，所述导电线能够自所述塑封层表面贯穿至载体表面，以便后续芯片第一表面至第二表面的电连接。由于所述连接键直接固定于载体表面，避免了在塑封层内进行处理的步骤，能够使封装结构的形成方法简化。而且，所述连接键直接固定于载体表面，能够使所述连接键相对于所述芯片的位置更为精确且易于调控，不仅有利于保证所形成的封装结构的尺寸精确，而且有利于后续形成的再布线层与所述连接键的第二端实现电连接。因此，所述封装结构的形成方法工艺步骤简化、工艺成本降低、工艺难度降低，而且所形成的封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
[0029]进一步，所述连接键还包括位于所述导电线侧壁表面的保护层。所述保护层不仅能够在载体表面固定连接键时保护所述导电线，还能够使得连接键的横截面尺寸增大，使得所述连接键在固定于载体表面时更易于对准，有利于保证所述连接键相对于芯片的位置精确。
[0030]进一步，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。由于所述连接键的第二端固定于载体表面，而所述连接键的第一端尺寸较大，有利于使所述连接键在载体表面的固定更为稳定，能够避免在形成塑封层的过程中，所述连接键发生位移，从而保证了连接键与芯片之间的相对位置精确。
【附图说明】
[0031]图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图；
[0032]图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图；
[0033]图3至图16是本发明一实施例的封装结构的形成过程的剖面结构示意图；
[0034]图17至图20是本发明另一实施例的封装结构的形成过程的剖面结构示意图。
【具体实施方式】
[0035]如【背景技术】所述，现有的堆叠芯片封装技术面临工艺限制和成本限制，对于技术的推广应用造成了限制，而且，堆叠芯片封装技术还面临在进一步减薄封装结构厚度尺寸的问题，以期进一步提高芯片的集成度、减小尺寸。
[0036]堆叠芯片封装技术能够通过娃通孔(through silicon via，简称TSV)技术或塑封通孔(through molding via，简称TMV)技术来实现。然而，无论是娃通孔技术还是塑封通孔技术，均具有一定缺陷。
[0037]请参考图1，图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图，包括:载体100 ;固定于载体100表面的芯片101，所述芯片101包括相对的非功能面102以及功能面103，所述芯片101的非功能面102与载体100表面相接触，所述芯片101的功能面103表面具有焊盘104 ;贯穿所述芯片101的导电插塞105，所述导电插塞105的一端与所述焊盘104电连接；位于所述载体100表面的塑封层106，所述塑封层106包围所述芯片101，且所述塑封层106暴露出所述焊盘104 ;位于所述塑封层106表面的再布线层107，所述再布线层107与所述焊盘104电连接；位于所述再布线层107表面的焊球108。
[0038]其中，所述导电插塞105通常在切割形成独立的芯片101之前形成；所述导电插塞105的形成步骤包括:提供衬底，所述衬底具有功能面，且所述衬底包括若干芯片区；采用刻蚀工艺在所述衬底的芯片区内自所述功能面形成通孔；在所述通孔的侧壁和底部表面形成绝缘层(未标示)；在所述通孔内的绝缘层表面形成导电插塞105 ;自所述衬底与功能面相对表面进行抛光，直至暴露出所述导电插塞105的一端位置；在所述抛光工艺之后，切割所述衬底，使若干芯片区形成独立的芯片101。
[0039]然而，在形成所述导电插塞105的过程中，需要在衬底内形成通孔，且所述通孔的深度为所形成的芯片101厚度，因此所述通孔的深度较深，所述通孔的深宽比较高，因此，对形成所述通孔的刻蚀工艺要求较高，所述刻蚀工艺的难度较大。而且，后续需要在所述通孔内填充导电材料以形成导电插塞105，而所述通孔的深宽比