1，形成在图7中示出的多晶硅膜PS1，以及通过参照图8阐释的步骤来分别氧化多晶硅膜PS1和外延层EP的上表面。这种制造方法是一种可行的方法，这是因为半导体器件不使用块体硅
(Si)(bulk silicon)而是 SiC(碳化娃)衬底。
[0083]S卩，如果尝试在块体硅(Si)衬底之上如上面提及的分别使多晶硅膜PS1和衬底上表面氧化，那么由于块体硅的氧化速率大于SiC的氧化速率，因此即使进行用于在衬底之上形成厚栅极绝缘膜的氧化处理，具有大膜厚度的整个多晶硅膜PS1也不能被氧化。如果减小多晶硅膜PS1的膜厚度并且增加在其下方的氧化硅膜IF1的膜厚度以解决该问题，那么会出现通过湿法蚀刻方法(参照图7)对氧化硅膜IF1进行处理的精确度退化的问题。
[0084]在本实施例中，相反地，通过使用具有比块体硅更低的氧化速率的SiC衬底，可以形成允许膜厚度减小以便操作MOSFET的栅极绝缘膜GF、以及具有帮助处理栅极电极GE (如图8所示)所需的膜厚度的场绝缘膜FI1。
[0085]接着，如图11所示，通过例如CVD方法等在外延层EP之上形成包括例如氧化硅膜的层间绝缘膜IF3，以便覆盖氧化物绝缘膜01、栅极电极GE和绝缘膜IF2。接着，通过光刻技术和干法蚀刻方法，分别去除层间绝缘膜IF3和氧化物绝缘膜01的部分，使外延层EP的上表面暴露出来，从而形成穿过层间绝缘膜IF3和氧化物绝缘膜01的多个接触孔CH。
[0086]每个接触孔CH都是形成在栅极电极GE的相邻部分之间与栅极电极GE隔开的位置处，并且使相关接触区域CR和围绕该相关接触区域CR的相关源极区域SR的部分在外延层EP的上表面之上暴露出来。每个接触孔CH在平面图中都形成在相关本体区域BR和相关源极区域SR的中央部分处。此处，也形成用于使栅极电极GE的上表面暴露出来的接触孔，虽然未在图中示出。
[0087]接着，虽然未在图中示出，但是通过已知的硅化物技术，在接触孔区域CR、源极区域SR和栅极电极GE的暴露在接触孔CH的底表面处的上表面之上形成硅化物层。硅化物层由例如NiSi (硅化镍)组成。
[0088]接着，如图12所示，通过溅射方法等在SiC衬底SB之上形成金属膜Ml。该金属膜Ml由例如铝(A1)组成。金属膜Ml覆盖层间绝缘膜IF3的上表面，并且嵌入到接触孔CH中。接着，通过光刻技术，去除在终端区域1B中的金属膜Ml。
[0089]金属膜Ml的上表面是耦合有键合接线等的焊盘部分，并且嵌入到每个接触孔CH中的金属膜Ml是用于向相关MOSFET Q1供应规定电位的接触塞。每个接触塞都通过硅化物层(未在图中示出)电耦合至相关接触区域CR、相关源极区域SR和栅极电极GE。此处，用于向栅极电极GE供应电位的金属膜Ml (未在图中示出)、和用于向接触区域CR和源极区域SR供应电位的金属膜M1，以彼此分隔开并且绝缘的方式布置。
[0090]接着，如图13所示，用保护膜PI覆盖终端区域1B的上部分。保护膜PI由例如聚酰亚胺组成，并且覆盖在终端区域1B中的层间绝缘膜IF3的上表面和在终端区域1B附近的金属膜Ml的端部。S卩，保护膜PI使金属膜Ml (未在图中示出)的用于向栅极电极GE供电的焊盘部分和金属膜Ml的用于向源极区域SR和接触区域CR供电的焊盘部分暴露出来。
[0091]此处，虽然此处未在图中示出，但是在用于形成例如保护膜PI的步骤之后，也可以通过例如离子注入方法在SiC衬底SB的背表面之上形成n++型漏极区域。进一步地，虽然此处也未在图中示出，但是硅化物层形成为与SiC衬底SB的背表面接触。通过将包括Ni (镍)等的金属膜沉积在SiC衬底SB的背表面之上，之后使用激光对金属膜进行加热，并且使该金属膜与例如SiC衬底SB反应，来形成硅化物层。使用激光进行热处理的原因是为了避免器件诸如MOSFET Q1过热。
[0092]接着，将作为漏极电极的金属膜M2形成为与硅化物层的下表面接触。金属膜M2是例如通过按顺序堆叠铝(A1)膜和金(Au)膜而形成的膜。接着，对SiC衬底SB进行切割并且通过划片使其单个化，从而从一个半导体晶片形成多个半导体芯片。这样，完成根据本实施例的包括半导体芯片的半导体器件。
[0093]此处，在图14中示出了根据本实施例的半导体芯片的截面图和平面布局。在图14的上侧示出了半导体芯片的截面图，而在其下方示出了半导体芯片的在对应于该截面图的位置处的平面布局。在该平面布局中，为了便于理解附图，将影线应用于作为栅极电极GE的焊盘部分的栅极焊盘GP、以及作为源极电极的焊盘部分的源极焊盘SP。进一步地，在该平面布局中，用虚线示出了栅极电极GE的轮廓。
[0094]此处，在该平面布局中，用粗实线示出了金属膜Ml的轮廓。用于向栅极电极GE供应电位的金属膜Ml形成在其中布置有该图的栅极焊盘GP的区域中，以及用于向源极区域SR供应电位的金属膜Ml是围绕该栅极焊盘GP并且包括源极焊盘SP的区域并且形成在所有的接触区域CR和源极区域SR正上方。
[0095]如图14的平面布局所示，在元件区域1A中，多个元件单元呈矩阵地并排布置，每个元件单元都含有本体区域BR、源极区域SR和接触区域CR。然而，无元件单元形成在栅极焊盘GP正下方。在终端区域1B中的半导体区域TM沿着矩形半导体芯片的外围部分环状地形成，以便在平面图中围绕元件区域1A。此处，在平面图中，虽然在图14中示出每个元件单元都为长方形形状，但是配置成每个元件单元的本体区域BR、源极区域SR和接触区域CR的形状也可以为正方形。
[0096]在下文中参照图15和图16以及图21至图24对根据本实施例的半导体器件的制造方法的效果以及根据本实施例的半导体器件的效果进行阐释，图15和图16是通过放大根据本实施例的半导体器件的部分而获得的截面图，图21至图24是阐释了用于形成根据对比示例的半导体器件的步骤的截面图。
[0097]图15是示出了完成的半导体器件的部分的放大截面图，具体地示出了氧化物绝缘膜01和在有源区域中的栅极电极GE。图16是示出了与图15相似的完成的半导体器件的部分的放大截面图，并且是将通过在参照图8所阐释的步骤中通过氧化处理而一体化的氧化物绝缘膜01分成多块膜，来对该结构进行阐释的视图。此处，在图15和图16中未示出在栅极电极GE之上的绝缘膜IF2、层间绝缘膜IF3、和部分金属膜Ml。
[0098]如图15所示，场绝缘膜FI1的侧壁形成为以屋檐状形状横向地凸出，并且栅极电极GE的部分嵌入在其之下的凹陷中。通过向栅极电极GE，甚至是向栅极电极GE的嵌入在屋檐状部分之下的这部分，施加规定电位，可以:激发在沟道中的载流子；并且使MOSFETQ1处于正常导通状态。结果，只要栅极电极GE形成在暴露于外延层EP的与源极区域SR相邻的上表面的本体区域BR的整个上表面的正上方，即在沟道区域的整个上表面正上方，并且具有栅极绝缘膜GF中介其间，就可以没有问题地操作MOSFET。
[0099]即，在沟道区域的整个表面正上方，栅极电极GE的在与栅极绝缘膜GF接触的部分处的在横向方向上的终端存在为比在外延层EP的上表面处的源极区域SR和本体区域BR之间的边界更加接近本体区域BR这一事实，导致MOSFET Q1的阈值电压增加。此外，即使在栅极电极GE形成在沟道区域正上方的情况下，如果形成了从外延层EP的上表面连续地形成的厚场绝缘膜FI1、并且在屋檐状部分之下的栅极电极GE不中介其间，那么会出现不能正常操作MOSFET Q1的问题。
[0100]这意味着，只要栅极电极GE接近沟道区域正上方并且具有栅极绝缘膜GF中介其间，则即使在栅极电极GE不形成在场绝缘膜FI1之上的情况下，也不会出现问题。结果，SP使在沿着如图15所示的SiC衬底SB的主表面的方向上在场绝缘膜FI1的上表面之上的栅极电极GE终止为比在外延层EP的上表面处的本体区域BR与源极区域SR之间的边界更接近本体区域BR的情况下，也不会出现问题。
[0101]随着栅极电极GE的在场绝缘膜FI1之上的终端变为更接近场绝缘膜FI1的上表面的端部，更有助于半导体器件的微型化。原因在于，如果栅极电极GE的在场绝缘膜FI1之上的终端接近场绝缘膜FI1的上表面的端部，那么可以将接触区域CR和耦合至该接触区域CR的接触塞的金属膜Ml形成为更接近栅极电极GE。进一步地，通过以该方式使接触塞接近栅极电极GE，在源极区域SR与接触塞耦合的位置与沟道区域之间的源极区域SR长度减小，由此可以减小在源极区域SR中的电阻，从而可以减小半导体器件的电能消耗。
[0102]然而，有必要避免栅极电极GE的终端的位置偏移到凹槽T2中，这是因为在形成场绝缘膜FI1时的精确度、在处理栅极电极GE时的精确度等的影响；并且因此使栅极电极GE的终端定位在朝着接触塞之侧与场绝缘膜FI1的上表面的端部充分隔开的位置处。在沿着SiC衬底SB的主表面的方向上在沟道区域与源极区域SR之间的边界与场绝缘膜FI1的具有在沟道区域正上方凸出的屋檐状部分的端部之间的距离L例如为150nm。
[0103]在本实施例中，由于通过形成场绝缘膜FI 1使栅极电极GE嵌入在屋檐之下以便具有屋檐状倒锥形形状的端部，所以可以使栅极电极GE的在场绝缘膜FI1的上表面之上的终端更接近凹槽T2的中央。结果，可以:减小栅极电极GE的宽度；使接触区域CR和接触塞更接近沟道区域；并且因此使半导体器件微型化。
[0104]进一步地，在图16中，单独地示出了配置成氧化物绝缘膜01的绝缘膜。在栅极绝缘膜GF旁边，形成具有比栅极绝缘膜GF更大的膜厚度并且配置成场绝缘膜FI1的底部分的氧化硅膜IF1。进一步地，在氧化硅膜IF1之上形成氧化硅膜0S，该氧化硅膜0S作为配置成场绝缘膜FI1的绝缘膜、并且通过使多晶硅膜PS1(参照图7)氧化而形成。栅极绝缘膜GF是通过参照图8所阐释的热处理使外延层EP的上表面至少部分地氧化而形成的绝缘膜。
[0105]也通过参照图7所阐释的湿法蚀刻步骤在横向方向上各向同性地去除氧化硅膜IF1，并且因此氧化硅膜IF1的端部比氧化硅膜0S的在其之上的端部缩后得更接近接触塞。进一步地，通过使较厚并且由具有高氧化速率的硅(Si)组成的多晶硅膜PS1(参照图7)氧化来形成氧化硅膜0S，并且因此将氧化硅膜0S形成为在横向方向上比在氧化之前的多晶硅膜PS1更加膨胀。结果，包括氧化硅膜0S和IF1的场绝缘膜FI1的端部在凹槽T2的侧壁处具有像屋檐一样凸出的形状。即，场绝缘膜FI1的侧壁外悬在栅极绝缘膜GF正上方。
[0106]具有比氧化硅膜IF1的膜厚度t2更小的膜厚度tl的栅极绝缘膜GF形成为，与在氧化硅膜0S的像屋檐一样在横向方向上凸出的端部正下方的外延层EP上表面接触。结果，氧化硅膜0S的像屋檐一样凸出的端部与在其正下方的栅极绝缘膜GF彼此分隔开，并且栅极电极GE的部分嵌入到在其间形成的凹陷中。即，通过将栅极绝缘膜GF的膜厚度tl减小到小于氧化硅膜IF1的膜厚度t2，可以使场绝缘膜FI1的侧壁具有更大程度地凸出的屋檐状形状。结果，可以实现使栅极电极GE的部分嵌入到场绝缘膜FI1的侧壁的屋檐部分之下的配置。
[0107]在参照图1至图13所阐释的步骤中，已经基于栅极绝缘膜GF的膜厚度为例如50nm以及氧化硅膜IF1(参照图5)的膜厚度为例如20nm这一前提进行了阐释。即使在这种配置中，像在图7中的屋檐一样凸出的多晶硅膜PS1通过之后的氧化步骤在横向方向上膨胀，并且因此场绝缘膜FI1的屋檐状侧壁形成为如图15所示。场绝缘膜FI1的侧壁的凸出幅度，即嵌入到屋檐部分之下的栅极电极GE的宽度，可以进一步地通过在参