n单元，其中“F”为最小装置特征大小且“η”为迭(下文所描述)的数目。因此，所述存储器阵列可在维持随机存取的同时达成与其它类型的常规存储器阵列相比相对较高单元密度、较低电力及较佳循环。
[0033]图3Α是根据本发明的实施例的存储器阵列300的示意图的透视图。χ轴、y轴及z轴提供于图3A中以辅助说明以提供特定特征相对于彼此的参考点及方向。这些轴根据图3A中所展示的定向定义，此不解释为在经制作或投入使用时需要存储器阵列300的任何特定定向。当如所展示定向时，沿着χ轴的方向还将称为“水平”，且沿着1轴的方向将称为
“垂直”。
[0034]存储器阵列300包含配置为三维(3D)结构的多个存储器单元，所述三维结构可大概地类似于立方体(例如，3D正方形)或长方体(例如，3D矩形)形状。每一存储器单元可配置为FeFET。因此，有时，可互换使用术语“存储器单元”及“FeFET”。作为一个此存储器单元的实例，FeFET 310Ai包含耦合到通过铁电材料320A分离的栅极318的漏极区域312、源极区域314及本体区域316。漏极区域312、源极区域314及本体区域316可在本文中统称为FET结构311。尽管每一存储器单元的每一特征未在本文中明确标记，但FeFET31(^^3108^310(^^3100^中的每一者可类似地经配置。另外，应认识到，为方便起见，存储器阵列 300 的 FeFET(例如，FeFET 310A1i2,310B1i2,310C1i2,310D1j2)中的仅一些 FeFET在图3A中经标记。额外存储器单元可存在于其中其它FET结构311、栅极318及铁电材料320A、320B、320C、320D、320E、320F 形成 FeFET 的其它位置处。FET 结构 311 可配置为 ηρη结构(如图3A中所展示)；然而，本发明的一些实施例可包含配置为ρηρ结构(未展示)的FET 结构 311。
[0035]当如图3Α中所展示而定向时，多个FET结构311可垂直地堆叠，其中每一 FET结构311通过电介质材料324分离。举例来说，第一 FeFET 310Aj^ FET结构311可垂直地堆叠于第二 FeFET 31(^2的FET结构311上，且通过电介质材料324分离。堆叠於相同垂直FeFET 堆叠(例如，垂直 FeFET 堆叠 305)中的 FeFET (例如，FeFET 310An FeFET310A2)可共享共同栅极318。换句话说，个别栅极318可在y方向上延伸使得个别栅极318可由不同FET结构311共享。对应铁电材料(例如，铁电材料320A)还可由相同垂直FeFET堆叠(例如，垂直FeFET堆叠305)的FeFET (例如，FeFET 310AnFeFET 310A2)共享。栅极318及铁电材料(例如，铁电材料320A)可(在χ方向上)偏移到FET结构311的侧。因此，FeFET堆叠305、306、307在单个y-ζ平面中包含FET。
[0036]个别FET结构311可在z方向上延伸使得个别FET结构311可与多个不同栅极318相关联。铁电材料(例如，铁电材料320A)可分离不同栅极318中的每一者与FET结构311。因此，可沿着个别FET结构311在不同栅极318所定位的每一相交点处形成个别存储器单元。不同栅极318可在y方向上平行，且在z方向上通过电介质材料326彼此分离。垂直FET堆叠(例如，垂直FeFET堆叠305)中的个别FeFET的数目可取决于在z方向上存在的离散栅极318的数目以及FET结构311的数目。举例来说，图3A中所展示的垂直FeFET堆叠305包含三个离散栅极318及两个FET结构311。因此，垂直FeFET堆叠305可沿着铁电材料320A包含六个存储器单元。
[0037]在形成3D存储器阵列架构时，垂直FeFET堆叠305、306、307可进一步水平地堆叠以形成额外 FeFET (例如，FeFET 310B1i2、FeFET 310C1i2、FeFET 310D1i2)。每一垂直 FeFET堆叠可通过铁电材料与其相应相邻垂直FeFET堆叠分离。举例来说，第一垂直FeFET堆叠305及第二垂直FeFET堆叠306可通过铁电材料320B分离。类似地，第二垂直FeFET堆叠306及第三垂直FeFET堆叠307可通过铁电材料320D分离。
[0038]图3A中所展示的垂直FeFET堆叠306、307可分别沿着铁电材料320C、320E各自包含六个存储器单元。由于分离相邻垂直FeFET堆叠305、306、307的材料可为铁电材料(例如，铁电材料320B、320D)，因此额外存储器单元可形成于相邻垂直FeFET堆叠305、306、307之间的相交点处。举例来说，FeFET 310BU2可通过第二垂直FeFET堆叠306的FET结构311、第二铁电材料320B及第一垂直FeFET堆叠305的栅极318形成。类似地，FeFET 310D1i2可通过第三垂直FeFET堆叠307的FET结构311、第三铁电材料320C及第二垂直FeFET堆叠306的栅极318形成。因此，存储器单元可形成于栅极318的每一侧上，这是因为每一栅极318可使耦合到FET结构311的铁电材料在栅极318的每一侧上。
[0039]个别存储器单元可经选择以用于通过将电压的适当组合施加到栅极318、漏极区域312及源极区域314进行的操作(例如，读取、写入、擦除等)。每一栅极318还可被视为用以将共同电压施加到相同行的FeFET(例如，FeFET 310AnFeFET 310A2)的栅极318的“存取线”(例如，字线)。同样，漏极区域312可被视为用以将共同电压施加到相同列的漏极区域312的“存取线”(例如，位线)。术语“行”及“列”不打算要求特定定向，而是仅用作区分漏极区域312的存取线与栅极318的存取线之间的差别的方便方式。为方便起见，将使用术语“字线”(WL)及“位线”(BL)。在此项技术中有时针对位线使用术语“数字线”。行及列为逻辑配置且未必意指物理行及列。在3D存储器阵列的情况下，行及列可包含可根据字线及位线接触方案在不同平面中的存储器单元。
[0040]如本文中所使用，术语“迭”是指在x-z平面中堆叠的多个FeFET。换句话说，相同迭301、302的FeFET可具有不同垂直FeFET堆叠305、306、307的FET结构311，但所述堆叠是沿着相同χ轴彼此平行。举例来说，第一迭301包含FeFET SlOAy1By1Cy1Di，且第二迭302包含FeFET 310A2、310B2、310C2、310D2。本发明的实施例可包含任何数目的迭。
[0041]沿着相同χ轴平行的相邻栅极318可并非相同字线的部分。换句话说，沿着相同χ轴平行的相邻栅极318在操作期间不接收彼此相同的电压。举例来说，沿着相同χ轴(在相同χ-y平面内)平行的第一群组的栅极318中的栅极318分别为字线WL1、WL2、WL1的部分。因此，在一些实施例中，字线(例如，WL1、WL2)可重复地交替，沿着存储器阵列300在χ方向上移动。类似地，在z方向上往回移动一个层级到第二 χ-y平面，第二群组的栅极318中的栅极318可分别为字线WL3、WL4、WL3的部分。另外，第三群组的栅极318中的栅极318可分别为字线WL5、WL6、WL5的部分。在一些实施例中，沿着相同χ轴彼此平行的字线可具有两个以上字线(例如，WL1、WL2、WL3等)，所述字线可重复或可不重复，或可不具有特定可重复图案。
[0042]图3Α的存储器阵列300是简化示意图，且应认识到，额外元件可与其耦合以促进其操作。举例来说，触点元件可与存储器阵列300耦合以用于将电压施加到存储器阵列1100的各种元件(例如，字线、位线等)以对其执行操作(例如，读取、写入、擦除等)。存储器阵列1100还可包含与栅极318、漏极区域312及源极区域314耦合的控制单元(未展示)。此控制单元可包含串驱动器电路、通过栅极、用于选择栅极的电路、用于选择导电线(例如，位线、字线)的电路、用于放大信号的电路及用于感测信号的电路中的至少一者。
[0043]在操作中，可以与上文关于图2所论述的方式类似的方式来对存储器单元进行写入、擦除或读取。在一些实施例中，操作FeFET存储器阵列的方法可包括将电压的组合施加到多个字线及数字线以用于三维FeFET存储器阵列的多个FeFET存储器单元的所要操作，至少一个数字线使多个FeFET存储器单元可由相邻栅极存取。特定来说，电压的适当组合可施加到触点(未展示)使得字线及位线选择用于所要操作的适当存储器单元。举例来说，可根据使用的选择方案(例如，V/3、V/2等)通过将适当电压施加到字线WL1及位线BL1而选择FeFET 310Ai以用于所要操作。尽管选择FeFET 310A i，但可不根据使用的选择方案选择其它 FeFET SlOArSlOBudlOCmSlODu。
[0044]图3B是图3A的存储器阵列300的一部分的俯视图。与图3A —样，参考轴(在此情形中，χ轴及z轴)经提供以辅助说明以提供特定特征相对于彼此的参考点及方向。特定来说，图3B展示FeFET 310A$j 310H ^乍为存储器阵列300跨越第一迭301的例示性横截面。然而，应认识到，任何数目的FeFET可在y方向上存在(S卩，根据迭301、302的数目)。如图3A中所展示，存在两个迭301、302。然而，存储器阵列300可包含任何数目的迭。
[0045]如上文所论述，沿着相同χ轴平行的相邻栅极318可并非相同字线的部分。换句话说，每一 FET结构311可耦合到在FET结构311的对置侧上的不同字线的栅极318 (与下文图4B的实施例相比，其中相邻FET结构311可耦合到相同字线的栅极318)。因此，每一位线可具有独立地经存取的两个存储器单元。举例来说，位线BL2(图3A)可形成FeFET 31(?及FeFET 310(^的部分。由于相邻栅极318中的每一者为(例如，附接到、耦合于)不同字线(例如，WL1、WL2)的部件，因此FeFET 31(^及FeFET 310C 4勺状态可不一起经存取，且因此可彼此独立。其它群组的栅极318可具有还为不同字线的部分且可以类似方式配置的相邻栅极318。因此，与下文所描述的图4A及4B的存储器阵列400相比，存储器阵列300可具有较大容量及/或较高密度。
[0046]因此，设备可包括具有多个位线及多个字线的三维FeFET存储器阵列，其中所述多个位线中的每一位线具有与铁电材料耦合的至少两个侧使得每一位线由相邻栅极共享以形成多个FeFET。
[0047]图4A是根据本发明的另一实施例的存储器阵列400的示意图的透视图。存储器阵列400包含配置为大体类似于图3A的存储器阵列300的3D结构的多个存储器单元。因此，图4A的大多数参考编号及大体构造保持与在图3A中相同。图3A与图4A之间的差异在于字线的配置。
[0048]如图4A中所展示，在x-y平面中彼此平行的栅极318可为相同字线的部分且接收相同电压信号(例如，通过耦合到共同触点)。举例来说，标记为WL1的栅极318可耦合到共同触点使得其将接收相同电压信号。类似地，标记为WL2的栅极318可耦合到共同触点使得其将接收相同电压信号，标记为WL3的栅极318可耦合到共同触点使得其将接收相同电压信号等。此些触点(在图4A中未展示)可在χ方向上延伸跨越存储器阵列400的外表面(或在一些实施例中，中间位置)且与对应栅极318电耦合。
[0049]图4B是图4A的存储器阵列400的一部分的俯视图。特定来说，图4A展示FeFET310A$j 310H 10如上文所论述，在χ方向上平行的每一栅极318可为相同字线的部分。如果相邻栅极318为相同字线(WL)的部分，那么可一起存取(例如，写入、读取等)在相同FET堆叠311的每一侧上的FeFET，这是因为其为相同位线(BL)及相同字线(WL)的部分。举例来说，如果适当地激活字线WL1及位线BL2 (图3A)，那么可一起存取FeFETSlOBi及310Q。类似地，可在将适当电压施加到字线WL2及位线BL2(图3A)时一起存取FeFET3啊及 310Glo
[0050]换句话说，耦合到相同位线的每一FeFET的状态(S卩，极化)可不彼此独立。因此，可在无法独立存取存储器单元的意义上浪费所述存储器单元。即使铁电材料320B分离相邻垂直FeFET堆叠305、306与额外FeFET 3