40、30之间引入氧化层，该氧化层作为电介质层。本领域技术人员可以理解:单个奇数金属层30和单个偶数金属层40足以构成可工作的半导体电容结构。
[0056]如图3所示，设置奇数金属层30为半导体电容结构的第一电极(如阴极)的一部分，以及奇数金属层30包括:第一部分32和第二部分34，其中形成的第一部分32具有第一图案，第二部分34连接至第一部分32。利用氧化层作为第一部分32和第二部分34之间的电介质层。在本实施例中，第一部分32包括:多个彼此平行排列的片段(sect1n) 36，这些片段构成第一图案(诸如图3所示的方形梳状图案)。请注意，以上形状和实施例仅仅是出于说明的目的，并不意味着限制本发明。例如，根据不同的设计需要，第一图案可以为多边形、椭圆形或者圆形。
[0057]如图4所示，设置偶数金属层40为半导体电容结构的第二电极(例如阳极)的一部分，并且偶数金属层40在这个实施例中包括:第三部分42和第四部分44，其中形成的第三部分42具有第二图案，并且第四部分42连接至第三部分42。第三部分42包括:多个彼此平行排列的片段，这些片段构成第二图案(例如图4所示的方形梳状图案)。第三部分42具有与奇数金属层30中的第一部分32的几何布局图案相同的几何布局图案，与第一部分32对齐并且位于第一部分32的上面或者下面。第四部分44也具有与奇数金属层30中的第二部分34的几何布局图案相同的几何布局图案，并且与第二部分34对齐且位于第二部分34的上面或者下面。换言之，本实施例中，偶数金属层40的电容结构重复了奇数金属层30的电容结构，其中第一部分32和第三部分42彼此垂直对称，并且第一图案和第二图案相同。请注意，以上形状和实施例仅是出于说明的目的，并不意味着限制本发明。例如，根据不同设计需要，第二图案可以为多边形、椭圆形或者圆形。
[0058]请参考图5，图5是根据本发明第一实施例的半导体电容结构的简化的横截面的示意图。如图5所示，半导体电容结构包括:2个奇数金属层30和一偶数金属层40。奇数金属层30的片段之间的间距X例如可以为0.05微米，偶数金属层40的片段之间的间距X例如可以为0.05微米，并且奇数金属层30的片段的宽度例如可以为0.09微米，偶数金属层40的片段的宽度例如可以为0.09微米。奇数金属层30和偶数金属层40之间的间距y例如可以为0.075?0.095微米。请注意以上形状和实施例仅是出于说明的目的，并不意味着限制本发明。例如，根据不同设计需要，奇数金属层30和偶数金属层40的数目可以改变。
[0059]请一并参考图6和图7。图6是根据本发明第二实施例的半导体电容结构的奇数金属层50的简化示意图，以及图7是根据本发明第二实施例的半导体电容结构的偶数金属层60的简化示意图。一般而言，通过交叉和堆叠多个图6所示的奇数金属层50和多个图7所示的偶数金属层60而表示根据本发明实施例的半导体电容结构。换言之，在一奇数金属层50的顶部上叠加一偶数金属层60，进一步在该偶数金属层60的顶部上叠加另一奇数金属层50，以及以同样的方法继续，以便于通过交叉和堆叠多个奇数金属层50和多个偶数金属层60而制成半导体电容结构。另外，在每个奇数/偶数金属层50、60和它相邻的偶数/奇数金属层60、50之间引入氧化层，作为电介质层。本领域技术人员可以理解:单个奇数金属层50和单个偶数金属层60足以构成可工作的半导体电容结构。
[0060]如图6所示，设置奇数金属层50作为半导体电容结构的第一电极(例如阴极)的一部分，并且奇数金属层50包括:第一部分52和第二部分54，其中形成的第一部分52具有第一图案，并且第二部分54连接至第一部分52。使用氧化层作为第一部分52和第二部分54之间的电介质层。在这个实施例中，第一部分52包括:多个彼此平行排列的片段56，以及这些片段56构成第一图案(如图6所示的方形梳状图案)。请注意，以上形状和实施例仅是出于说明的目的，并不意味着限制本发明。例如，根据不同设计需要，第一图案可以为多边形、椭圆形或者圆形。
[0061]如图7所示，设置偶数金属层60为半导体电容结构的第二电极(如阳极)的一部分，并且这个实施例中偶数金属层60包括第三部分62。其中形成的第三部分62具有第二图案(如图7所示的方形板状图案)。请注意以上形状和实施例仅是出于说明的目的，并不意味着限制本发明。例如，根据不同设计需要，第二图案可以为多边形、椭圆形或者圆形。
[0062]请参考图8。图8是根据本发明实施例的半导体电容结构的简化的横截面的示意图。如图8所示，半导体电容结构200包括:两个奇数金属层50和一个偶数金属层60。奇数金属层50的片段之间的间距X例如可以为0.05微米，并且片段的宽度例如可以为0.09微米。奇数金属层50和耦数金属层60之间的间距y例如可以是0.075?0.095微米。请注意以上形状和实施例仅是出于说明的目的，并不意味着限制本发明。例如，根据不同设计需要，奇数金属层50和偶数金属层60的数目可以变化。
[0063]另外，以上实施例中的片段36、46、56在形状上也可以改变为具有转折(turn)，如图9示出的根据本发明第三实施例的另一金属层70所示。尽管以上实施例示出的半导体电容结构向着方形或矩形类几何结构发展，但是本领域技术人员能够理解:这些实施例并不意味着对限制本发明。例如，半导体电容结构可以向多边形(例如菱形、六边形、八边形)类几何结构、椭圆类几何结构或者圆形类几何结构发展。请注意，以上形状和实施例仅是出于说明的目的，并不意味着对限制本发明。
[0064]另外，请注意:根据各种半导体制造工艺的差异，奇数层30、50，偶数层40、60和金属层70使用的材料可以是铝、铜、金或者其它金属或非金属材料；并且这些材料的替换全部落入本发明的保护范围。
[0065]本发明实施例的半导体电容结构在奇数金属层和偶数金属层之间形成氧化层，以便于完成Μ0Μ电容结构。另外，由于半导体工艺技术的发展，可以堆叠大量的金属层。并且由于金属层之间的距离变得更小，因此可以取得更高的单元电容。
[0066]本发明实施例的半导体电容结构由于采用纵向电容结构(即于不同金属层之间形成电容结构)，因此其相比于现有的横向电容结构(即于相同金属层中形成电容结构)可以具有更高的电容密度，并且可以用于高电压维持以及可应用于28nm以下半导体工艺。另夕卜，内部不同金属层(inter different metal layers，IMD)的电介质的可靠性优于相同金属层的电介质的情形。例如，当奇数金属层和偶数金属层之间的间距y为0.085微米时，IMD的电介质参数大约可以为12.43。
[0067]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种半导体电容结构，其特征在于，包括: 第一金属层，作为所述半导体电容结构的第一电极的一部分，所述第一金属层包括:第一部分，具有第一图案；以及第二部分，连接至所述第一部分； 第二金属层，作为所述半导体电容结构的第二电极的一部分；以及 第一介电层，形成于所述第一金属层和所述第二金属层之间。2.如权利要求1所述的半导体电容结构，其特征在于，所述第一部分包括:多个彼此平行排列的片段，所述片段构成所述第一图案。3.如权利要求2所述的半导体电容结构，其特征在于，所述片段具有转折。4.如权利要求2所述的半导体电容结构，其特征在于，所述片段之间的间距为0.05微米，所述片段的宽度为0.09微米。5.如权利要求1所述的半导体电容结构，其特征在于，所述第二金属层包括: 第三部分，具有第二图案；以及 第四部分，连接至所述第三部分。6.如权利要求5所述的半导体结构，其特征在于，所述第一部分和所述第三部分互相垂直对称，并且所述第一图案与所述第二图案相同。7.如权利要求5所述的半导体电容结构，其特征在于，所述第三部分包括:多个互相平行排列的片段，所述片段构成所述第二图案。8.如权利要求7所述的半导体电容结构，其特征在于，所述片段具有转折； 和/或，所述片段之间的间距为0.05微米，所述片段的宽度为0.09微米。9.如权利要求7所述的半导体电容结构，其特征在于，所述第一图案中的片段与所述第二图案中的片段重叠。10.如权利要求1或5所述的半导体电容结构，其特征在于，进一步包括: 第三金属层，作为所述半导体电容结构的第一电极的另一部分；以及 第二介电层，形成于所述第三金属层和所述第二金属层之间。11.如权利要求10所述的半导体电容结构，其特征在于，所述第三金属层包括: 第五部分，具有第三图案；以及 第六部分，连接至所述第三部分。12.如权利要求11所述的半导体电容结构，其特征在于，所述第五部分包括:多个互相平行排列的片段，所述片段构成所述第三图案。13.如权利要求12所述的半导体电容结构，其特征在于，所述片段具有转折； 和/或，所述片段之间的间距为0.05微米，所述片段的宽度为0.09微米。14.如权利要求12所述的半导体电容结构，其特征在于，所述第一图案中的片段和所述第三图案中的片段重叠。15.如权利要求1所述的半导体电容结构，其特征在于，所述第一图案为多边形、椭圆形和圆形中之一； 或者，所述第二金属层包括:第三部分，具有第二图案；以及第四部分，连接至所述第三部分；其中，所述第二图案为多边形、椭圆形和圆形中之一； 或者，进一步包括:第三金属层，作为所述半导体电容结构的第一电极的另一部分；以及第二介电层，形成于所述第三金属层和所述第二金属层之间；所述第三金属层包括:第五部分，具有第三图案；以及第六部分，连接至所述第三部分，其中，所述第三图案为多边形、椭圆形和圆形中之一。16.如权利要求1所述的半导体电容结构，其特征在于，所述第二金属层为金属板； 和/或，所述半导体电容结构为金属-氧化物-金属型电容结构； 和/或，所述半导体电容结构应用于28nm以下半导体工艺。17.如权利要求1所述的半导体电容结构，其特征在于，所述第一金属层和所述第二金属层之间的间距为0.075?0.095微米。
【专利摘要】本发明实施例公开了一种半导体电容结构。其包括：第一金属层，作为所述半导体电容结构的第一电极的一部分，所述第一金属层包括：第一部分，具有第一图案；以及第二部分，连接至所述第一部分；第二金属层，作为所述半导体电容结构的第二电极的一部分；以及第一介电层，形成于所述第一金属层和所述第二金属层之间。本发明实施例的半导体电容结构，可用于高电压维持。
【IPC分类】H01L23/64, H01L23/522
【公开号】CN105374796
【申请号】CN201510450693
【发明人】黃建凯, 钟元甫, 钟元鸿
【申请人】联发科技股份有限公司
【公开日】2016年3月2日
【申请日】2015年7月28日
【公告号】EP2985797A2, EP2985797A3, US20160049462