其为介电材；以及具有多个开口的框体，其设于该承载件上并与该承载件一体成型。
[0050]前述的承载结构中，该开口的壁面相对该承载件表面呈倾斜状态。
[0051]前述的三种承载结构中，该承载件的形状为矩形或圆形。
[0052]前述的三种承载结构中，该开口与该承载件之间不具有导角。
[0053]本发明提供一种承载结构的制法，包括:设置一承载件于一模具中；形成介电材于该模具中，以令该介电材成为具有多个开口的框体，且该框体设于该承载件上；以及移除该模具。
[0054]本发明提供一种承载结构的制法，包括:形成介电材于一模具中，以令该介电材成为一具有多个开口的框体；移除该模具；将该框体设于一承载件上。
[0055]前述的制法中，该框体藉由结合层设于该承载件上。
[0056]前述的两种制法中，该承载件为有机材质或无机材质。
[0057]本发明提供一种承载结构的制法，包括:藉由模封制程，以一体成型制作一承载件与具有多个开口的框体，且该框体设于该承载件上。
[0058]前述的制法中，该一体成型的制程包括:提供一其内具有多个凸部的模具；填充介电材于该模具中，以令该介电材成为一承载件与设于该承载件上的框体，且该介电材于对应各该凸部之处成为该框体的多个开口；以及移除该模具。
[0059]前述的制法中，该一体成型的制程包括:提供一其内具有多个凸部的模具；形成介电材于该模具中；压合该模具，以令该介电材成为承载件与设于该承载件上的框体，且该介电材于对应各该凸部之处成为该框体的多个开口；以及移除该模具。
[0060]前述的制法中，该开口的壁面相对该承载件表面呈倾斜状态。
[0061]前述的三种制法中，该承载件的形状为矩形或圆形。
[0062]前述的三种制法中，该开口与该承载件之间不具有导角。
[0063]由上可知，本发明的半导体封装件及其承载结构暨制法，藉由该框体的设计、或同时制作该承载件与该开口，以精确控制该开口的尺寸，所以能提升该电子元件的置放精度、或半导体封装件的表面完整性，以提升后续封装制程的良率。
【附图说明】
[0064]图1A至图1E为现有半导体封装件的制法的剖面示意图；
[0065]图2A至图2E现有半导体封装件的另一制法的剖面示意图；其中，图2B’及图2E’为图2B及图2E的实际状态；
[0066]图3A至图3F为本发明的半导体封装件的制法的第一实施例的剖面示意图；其中，图3C’、图3E’及图3F’为图3C至图3F的另一方式，图3D’及图3D”为图3D的不同实施例(省略线路层)的上视图；
[0067]图4A至图4F为本发明的半导体封装件的制法的第二实施例的剖面示意图；
[0068]图5A至图f5D为本发明的半导体封装件的制法的第三实施例的剖面示意图；以及
[0069]图6A至图6E为本发明的半导体封装件的制法的第四实施例的剖面示意图；其中，图6A’及图6E’为图6A及图6E的另一方式。
[0070]符号说明
[0071]1，2, 3, 4, 5,6半导体封装件
[0072]10, 20, 30,60承载件
[0073]11热化离型胶层
[0074]12, 22半导体元件
[0075]12a, 22a, 32a作用侧
[0076]12b, 22b, 32b非作用侧
[0077]120, 220, 320电极垫
[0078]13, 23,33包覆层
[0079]14, 24, 35线路重布结构
[0080]15, 25,36绝缘保护层
[0081]16,26焊球
[0082]17,42支撑件
[0083]170, 300结合层
[0084]200,310,410,510,610 开口
[0085]21粘着层
[0086]3a, 4a,5a, 6a承载结构
[0087]31,41,51,61框体
[0088]32电子元件
[0089]34线路层
[0090]340导电盲孔
[0091]350介电部
[0092]351线路部
[0093]360开孔
[0094]37导电元件
[0095]40基部
[0096]8介电材
[0097]9模具
[0098]9a第一模体
[0099]9b第二模体
[0100]90凸部
[0101]91框模型
[0102]K缺角
[0103]R导角
[0104]S切割路径。
【具体实施方式】
[0105]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0106]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0107]图3A至图3F为本发明的半导体封装件3的制法的第一实施例的剖面示意图。于本实施例中，该半导体封装件3的制法为晶圆级(wafer form)或整版面级(panel form)。
[0108]如图3A及图3B所不，设置一承载件30于一模具9中，再将介电材填入该模具9中，使该介电材成为框体31，再移除该模具9,藉以形成一具有多个开口 310的框体31于该承载件30上，且令该具有多个开口 310的框体31与该承载件30作为承载结构3a。
[0109]于本实施例中，该承载件30为如半导体板材、陶瓷材的无机材质或如可挠性材的有机材质；具体地，该无机材质例如含硅的板体(如玻璃板)，且该有机材质为如聚酰亚胺(Polyimide，简称PI)、聚对二卩坐苯(Polybenzoxazole，简称ΡΒ0)、苯环丁稀(Benzocyclclobutene，简称 BCB)等。
[0110]此外，该框体31的介电材为封装胶体、如硅(Si)、氧化硅(Si02)、氮化硅(SixNy)等。
[0111]又，该模具9包含第一模体9a与第二模体9b，该第一模体9a设有一框模型91，且该承载件30设于该第二模体9b上。
[0112]如图3C所示，置放多个电子元件32于该些开口 310中。
[0113]于本实施例中，该电子元件32为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。于此，该电子元件32为主动元件，其具有相对的作用侧32a与非作用侧32b，该作用侧32a具有多个电极垫320。
[0114]此外，该电子元件32的非作用侧32b可藉由一结合层(图略)，将该半导体元件32结合至该些开口 310中。具体地，该结合层如晶片粘着层(die attach film，简称DAF)，可先形成于该电子元件32的非作用侧32b，再将该电子元件32置放于该开口 310中；或者，该结合层也可先形成于该开口 310中(如点胶方式)，再将该电子元件32结合至该结合层上。
[0115]又，如图3C’所示，该电子元件32也可以其作用侧32a结合至该些开口 310中。
[0116]如图3D所示，接续图3C的制程，形成一包覆层33于该开口 310中与该框体31上，以令该包覆层33包覆该电子元件32而固定该电子元件32。接着，形成一线路层34于该包覆层33上，且该线路层34具有形成于该包覆层33中的导电盲孔340,以电性连接该电子元件32的电极垫320。
[0117]于本实施例中，该包覆层33包覆该电子元件32的周围与该作用侧32a。
[0118]此外，形成该包覆层33的材质为如氧化娃(Si02)、氮化娃(SixNy)等的无机材质、或如聚酰亚胺(Polyimide，简称PI)、聚对二卩坐苯(Polybenzoxazole，简称ΡΒ0)、苯环丁稀(Benzocyclclobutene，简称 BCB)等的有机材质。
[0119]又，该承载件30的形状为矩形(如图3D’所示)或圆形(如图3D”所示)。
[0120]如图3E所示，进行线路重布层(Redistribut1n layer，简称RDL)制程，即形成一线路重布结构35于该包覆层33与该线路层34上，且该线路重布结构35电性连接该线路层34。
[0121]于本实施例中，该线路重布结构35包含相迭的介电部350、线路部351、及如防焊层或介电层的绝缘保护层36,该线路部351电性连接该线路层34,且该绝缘保护层36形成有多个开孔360,令该