线路部351的部份表面外露于各该开孔360,以供结合如焊球的导电元件37。
[0122]此外，形成该介电部350的材质可如该包覆层33的材质。
[0123]如图3F所示，移除该承载件30，且沿如图3E所示的切割路径S进行切单制程，以外露该电子元件32的非作用侧32b，并保留该框体31以供支撑整体结构，以增加该半导体封装件3的整体结构的刚性。
[0124]此外，若接续图3C’的制程，于形成该包覆层33后(也可依需求移除或保留该非作用侧32b的包覆层33)，需先移除该承载件30以外露该电子元件32的作用侧32a，如图3E’所示，再形成该线路层34与该线路重布结构35，之后才进行切单制程，如图3F’所示。
[0125]本发明的制法中，藉由该框体31与该承载件30分开制作，且藉由该模具9制作该框体31的开口 310，所以只需确定该框模型91符合需求，即能精确控制作该开口 310的尺寸，使该开口 310与该承载件30之间不具有导角，因而即使在该开口 310底部产生导角，仍可有效控制该导角的精度。
[0126]图4A至图4F为本发明的半导体封装件4的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异仅在于形成框体的制程，其它步骤的制程大致相同，所以不再赘述相同处。
[0127]如图4A所示，以模封(molding)方式形成介电材于一模具9中，以令该介电材成为该框体41与承载该框体41的基部40。
[0128]于本实施例中，该介电材(该框体41与该基部40)为封装胶体。
[0129]此外，所述的模封方式可参考后述的图6A’与图6B的制程。
[0130]如图4B所示，移除该模具9，再将该框体41以其开口 410的侧设于一支撑件42(如贴片)上。
[0131]如图4C所示，以研磨或喷砂方式移除该基部40。
[0132]如图4D所示，移除该支撑件42，再将该框体41设于该承载件30上，令该具有多个开口 410的框体41与该承载件30作为承载结构4a。
[0133]于本实施例中，先将一结合层300设于该承载件30上，再将该框体41结合于该结合层300上。
[0134]此外，该结合层300为晶片粘着层(DAF)、涂布胶材(glue coating)、利用化学气相沉积(Chemical Vapor Deposit1n，简称CVD)方式、或如晶圆融合(wafer fus1n)制程的热氧化(thermal oxidat1n)方式形成氧化娃(Si02)。
[0135]如图4E至图4F所示，其为图3C至图3F的制程(也适用图3C’、图3E’与图3F’的制程)，其中，该电子元件32结合至该些开口 410中的结合层300上。
[0136]本发明的制法中，藉由该框体41与该承载件30分开制作，且藉由该模具9制作该框体41的开口 410，所以只需确定该模具9符合需求，即能精确控制该开口 410的尺寸，使该开口 410与该承载件30之间不具有导角，因而即使在该开口 410底部产生导角，仍可有效控制该导角的精度。
[0137]图5A至图f5D为本发明的半导体封装件5的制法的第三实施例的剖面示意图。本实施例与第一实施例的差异仅在于形成该框体的制程，其它步骤的制程大致相同，所以不再赘述相同处。
[0138]如图5A所示，蚀刻一半导体板材，以形成具有多个开口 510的框体51。
[0139]如图5B所示，形成一结合层300于该承载件30上，再将该框体51设于该承载件30上的结合层300上，令该具有多个开口 510的框体51与该承载件30及该结合层300作为承载结构5a。
[0140]如图5C至图所示，为图3C至图3F的制程(也适用图3C’、图3E’与图3F’的制程)。
[0141]本发明的制法中，藉由该框体51与该承载件30分开制作，所以能先确定该开口510的尺寸符合需求，再将该框体51设于该承载件30上，使该开口 510与该承载件30之间不具有导角，所以即使在该开口 510底部产生导角，仍可有效控制该导角的精度。
[0142]图6A至图6E为本发明的半导体封装件6的制法的第四实施例的剖面示意图。本实施例与第一实施例的差异仅在于形成该承载件与框体的制程，其它步骤的制程大致相同，所以不再赘述相同处。
[0143]如图6A所示，提供一其内具有多个凸部90的模具9。于本实施例中，该模具9包含第一模体9a与第二模体9b，该些凸部90设于该第一模体9a上。
[0144]如图6B所示，以模封方式将介电材填入该模具9中，以令该介电材成为该承载件60与框体61，使该承载件60与该框体61为一体成型，且该介电材于对应该凸部90之处成为开口 610，并令该具有多个开口 610的框体61与该承载件60作为承载结构6a。
[0145]于另一实施例中，如图6A’所示，也可先形成介电材8于该模具9的第二模体9b上，再压合该第一模体9a与第二模体％，以如图6B所示，令该介电材8成为该承载件60与框体61，且该介电材于对应该凸部90之处成为开口 610。
[0146]如图6C所示，移除该模具9，以提供一由该具有多个开口 610的框体61与该承载件60所构成的承载结构6a。
[0147]于本实施例中，该开口 610的壁面相对该承载件60表面(即该开口 610的底面)呈倾斜状态。
[0148]如图6D至图6E所示，为图3C至图3F的制程(也适用图3C’、图3E’与图3F’的制程)。
[0149]本发明的制法中，虽然该承载件60与该框体61同时制作，但藉由该模具9制作该开口 610，所以只需确定该凸部90的尺寸符合需求，即能精确控制该开口 610的尺寸，使该开口 610与该承载件60之间不具有导角，即使在该开口 610底部产生导角，仍可有效控制该导角的精度。
[0150]另外，于第一至第四实施中，该包覆层33仅形成于该开口 310，410，510，610中，所以该线路层34无需导电盲孔连接该电极垫320，如图6E’所示。
[0151]本发明提供一种半导体封装件3，4，包括:一承载件30、一具有多个开口 310,410的框体31，41、多个电子元件32、一包覆层33以及一线路层34。
[0152]所述的承载件30为有机材质或无机材质所制成者。
[0153]所述的框体31，41设于该承载件30上，且形成该框体31，41的材质可不同于形成该承载件30的材质，例如，形成该框体31，41的材质为介电材。
[0154]于一实施例中，该框体41藉由一结合层300结合至该承载件30。
[0155]所述的电子元件32分别容设于各该开口 310，410中。
[0156]所述的包覆层33形成于各该开口 310，410中以包覆各该电子元件32的周围。
[0157]所述的线路层34形成于各该电子元件32上且电性连接各该电子元件32。
[0158]本发明还提供一种半导体封装件5，包括:一承载件30、一具有多个开口 510的框体51、多个电子元件32、一包覆层33以及一线路层34。
[0159]所述的承载件30为有机材质或无机材质所制成者。
[0160]所述的框体51藉由一结合层300结合于该承载件30，且形成该框体51的材质相同于形成该承载件30的材质。
[0161]所述的电子元件32分别容设于各该开口 510中。
[0162]所述的包覆层33形成于各该开口 510中以包覆各该电子元件32的周围。
[0163]所述的线路层34形成于各该电子元件32上且电性连接各该电子元件32。
[0164]本发明另提供一种半导体封装件6，包括:一由介电材形成的承载件60、一具有多个开口 610的框体61、多个电子元件32、一包覆层33以及一线路层34。
[0165]所述的框体61设于该承载件60上并与该承载件60 —体成型。
[0166]所述的电子元件32分别容设于各该开口 610中。
[0167]所述的包覆层33形成于各该开口 610中以包覆各该电子元件32的周围。
[0168]所述的线路层34形成于各该电子元件32上且电性连接各该电子元件32。
[0169]于一实施例中，所述的半导体封装件3，4，5，6还包括一线路重布结构35，其设于各该电子元件32与该线路层34上并电性连接该线路层34。
[0170]本发明提供一种承载结构3a，4a，包括:一承载件30、以及一设于该承载件30上并具有多个开口 310，410的框体31，41，且形成该框体31，41的材质不同于形成该承载件30的材质。
[0171]于一实施例的承载结构4a中，该框体41藉由结合层300结合于该承载件30。
[0172]本发明提供一种承载结构5a，包括:一承载件30、以及一具有多个开口 510的框体51，该框体51藉由一结合层300结合于该承载件30，且形成该框体51的材质相同于形成该承载件30的材质。
[0173]所述的承载结构3a，4a, 5a中，该承载件30为有机材