[0069]图6是示例性AC开关61的分层剖视图。在图6的示例中，AC开关61是形成在半导体裸片111内的常通GaN晶体管。半导体裸片111包括GaN层112、共同衬底114、二维电子气(2DEG)区域116、AlGaN层118、和GaN封盖120、以及钝化层122。
[0070]半导体裸片111进一步包括AC开关6H的源极区域124A和124B、栅极区域126A和126B、以及欧姆接触128A和128B。欧姆接触128A和源极124A —起形成了 AC开关6H的第一负载端子130A，而欧姆接触128B和源极124B —起形成了 AC开关6H的另一负载端子130B。尽管图6示出了肖特基栅极结构，应该理解的是，该器件概念可以与诸如p型掺杂AlGaN栅极结构的不同类型栅极结构组合，以形成栅极注入晶体管。
[0071]作为一个示例，参照图1的系统1A，AC开关6H可以经由链路9B和栅极端子126A和126B耦合至控制器单元5的栅极驱动器。AC开关6H可以例如通过将链路8连接至负载端子130A并且将链路10连接至负载端子130B，而耦合至AC电源2和AC负载4。
[0072]2DEG区域116是其中电子气体在两个维度中自由移动、但是牢固地约束在第三维中的二维电子气的导电沟道。在一些示例中，2DEG区域116可以由在两个半导材料之间的异质结形成以将电子约束至三角形量子阱。在其他示例中，与M0SFET相比，约束至HEMT的2DEG区域116的电子展现更高的迀移率，因为HEMT采用了故意不掺杂的沟道，由此减轻了离子化杂质散射的有害效应。
[0073]GaN封盖120是可选的并且代表了层叠在AlGaN层118顶部上的GaN层。在一些示例中，当肖特基势皇用作栅极时GaN封盖120可以用于减小半导体裸片111的泄露电流。在其他示例中，GaN封盖120可以提供对电子的附加阻挡层。钝化层122在一些示例中由氮化硅(SiN)制成。钝化层122可以通过减小SiN/GaN/AlGaN界面层陷阱密度而帮助降低电流崩塌。钝化层122主要目的在于钝化半导体裸片211的表面并且减少表面陷阱对器件性能的影响。此外，另一或相同钝化层也可以用作栅极介电质以减少总的栅极泄露电流。
[0074]图7A和图7B是示出了根据本公开一个或多个方面用于动态地配置AC开关210的示例性功率电路200A和200B的电路图。AC开关210包括负载端子130A和130B并且代表了图5A-图5C中所示基于II1-V半导体的AC开关6F-6H(例如双向阻断和导通开关)中的任意AC开关。尽管描述作为分离的示例性功率电路，功率电路200A和200B的部分可以组合为单个功率电路。例如，功率电路200A的耦合电路221A可以用于与功率电路200B的耦合电路221B组合，并且这两个不同类型的耦合电路可以执行在此所述的技术，以防止在II1-V半导体层中电流崩塌。
[0075]在图7A和图7B的每个示例中，AC开关210至少部分地形成在形成于单个半导体裸片211的单个共同衬底214顶部上的II1-V半导体层212内。AC开关210是横向器件，意味着构成AC开关210的所有HEMT器件单片的集成至一个或多个II1-V半导体层212上并且在相同半导体裸片211的相同共同衬底214上。换言之，半导体裸片211包括共同衬底214(例如由S1、SiC、蓝宝石等制成)以及形成于共同衬底214顶部上的II1-V半导体层212。在一些示例中，II1-V半导体层212是II1-V半导体材料的两个或更多个不同层。也SP，AC开关210的器件仅需要形成在相同共同衬底214上，然而可以至少部分地集成在不同的II1-V半导体层212内。例如，ΙΙΙ-ν半导体层212可以代表相互不接触的两个II1-V半导体层或“岛”，其通过刻蚀去除两个II1-V半导体岛之间的区域而形成。
[0076]AC开关210 (例如双向开关器件)至少部分地形成在II1-V半导体层212内，并且至少具有负载端子130A和130B。尽管在一些示例中，AC开关210可以具有更多负载端子。
[0077]AC开关210的负载端子130A和130B对应于任何AC开关6的相同负载端子。也SP，AC开关210的负载端子130A耦合至链路8，并且AC开关210的负载端子130B耦合至链路10。开关210的一个或多个栅极经由链路9B耦合至控制器单元5的一个或多个驱动器。在一些示例中，例如，当AC开关是类似于AC开关6F的共同源极型双向开关时，链路9B可以是将控制器单元5的单个驱动器耦合至AC开关210的单个链路9B。在一些示例中，例如，当AC开关是类似于AC开关6G和6H的共同漏极或单个II1-V半导体HEMT器件型双向开关时，链路9B可以包括链路9B的将控制器单元5的两个驱动器耦合至AC开关210的两个链路(例如链路19A和19B)。
[0078]功率电路200A和200B也分别包括耦合结构221A和221B。耦合结构221A和221B配置用于帮助防止在AC开关210中的电流崩塌。耦合结构可以设置在裸片211外部或者在一些示例中至少部分地设置在裸片211内。耦合结构221A和221B可以将半导体裸片211的共同衬底214动态地耦合和去耦合至负载端子130A电位和负载端子130B电位之中的最低电位。换言之，为了避免由于II1-V半导体层212引起的任何动态的RDS(]N效应或任何不利的电流崩塌现象，耦合结构221A和221B可以确保共同衬底214与AC开关210的负载端子130A或130B处的最低电位耦合并且相同或者至少接近(例如减去各自耦合结构221A和221B的电压降)。如此方式，耦合结构221A和221B可以配置共同衬底214以似乎总是处于或者至少接近最低电位负载端子处，以将行进通过AC开关210的导电沟道的电流载流子排斥远离II1-V半导体层212的陷阱。耦合结构221A和221B可以确保衬底214的电位不会增大至比负载端子130A和130B的任一个的电位更大的电位。然而衬底214的电位可以在负载端子130A和130B的电位的最低电位处或附近(例如，由于跨耦合结构221A和221B的电压降，而在高于几伏的范围内)。通过依赖于耦合结构221A和221B，功率电路200A和200B两者可以用于动态地重新配置AC开关210以沿两个方向阻断和导通电流，不论跨负载端子130A和130B的电压是大于还是小于电压阈值(例如零伏)。换言之，随着AC电源2和AC负载4之间AC电压的极性周期性地改变，耦合结构221A和221B可以确保AC开关210的衬底214总是保持在分别施加至负载端子130A和130B的两个电位的较低电位处或附近。
[0079]图7的功率电路200A的耦合结构221A包括设置在共同衬底214和负载端子130A之间的元件230A (例如二极管)。功率电路200A的耦合结构221B包括设置在共同衬底214和负载端子130B之间的元件230B。
[0080]元件230B配置用于响应于跨负载端子130A和130B的电压大于阈值(例如零伏)、或者响应于负载端子130B的电位小于负载端子130A的电位，而将共同衬底214电耦合至负载端子130B的电位。换言之，当负载端子130B处电位小于负载端子130A处电位时，耦合结构221B的元件230B配置用于动态地将共同衬底214的电位耦合至负载端子130B的电位，以使得负载端子130B和共同衬底214近似处于相同电位(例如，在几伏内，但是偏离了等于跨耦合结构221B的电压降的量)。
[0081]元件230A配置用于响应于跨负载端子130A和130B的电压小于阈值(例如零伏)、或响应于负载端子130A电位小于负载端子130B电位，而将共同衬底214电耦合至负载端子130A。换言之，当负载端子130A处电位小于负载端子130B处电位时，耦合结构221A的元件230A配置用于将共同衬底214动态地耦合至负载端子130A，以使得负载端子130A和共同衬底214近似处于相同电位(例如，在几伏内，但是以跨耦合结构221A的电压降的量而偏离)。
[0082]元件230A和230B是“无源”元件而非“有源”元件。换言之，元件230A和230B不具有各自的控制端子，并且因此不可经由专用控制信号输入而单独可控。例如，元件230A和230B的每个可以是如图7A所示的单独二极管。在一些示例中，元件230A和230B的每个可以是单独的肖特基二极管。当功率电路200A用于线性频率应用时，元件230A和230B可以仅需以50至60Hz的频率范围而切换。元件230A和230B可以仅承载了衬底214的电容性位移电流，这种电容性位移电流可以是很低电平的电流(例如，可能仅几百mA)。作为二极管，元件230A和230B两者可以每个具有不同的正向电压降。如前所述，功率电路200A和200B的部分可以组合，以使得元件230A可以通过耦合结构221A使用，而元件230B可以通过耦合结构221B使用。在一些示例中，每个元件230A和230B可以是低压二极管和横向HEMT的相应共射共基型设置，该低压二极管和横向HEMT —起配置作为图7B中所示的相应二极管。这种共射共基型设置参照附加的附图而描述。
[0083]图7B的功率电路200B的耦合结构221A包括设置在共同衬底214和负载端子130A之间的元件240A(例如基于晶体管的(transistor based)开关)，以及图7B的功率电路200B的耦合结构221B包括设置在共同衬底214和负载端子130B之间的元件240B。元件240A和240B经由栅极驱动信号而被控制，该栅极驱动信号由控制器单元5经由链路9B的链路19C和19D来提供。
[0084]例如，在确定了跨负载端子130A和130B的电压大于阈值(例如零伏)、或在确定了负载端子130B处电位小于负载端子130A处电位之后，控制器单元5可以在链路19D之上产生栅极驱动信号以激活元件240B并且使得元件240B以将共同衬底214动态地电耦合至负载端子130B。换言之，当控制器单元5确定了负载端子130B处电位小于负载端子130A处电位时，控制器单元5可以配置耦合结构221B的元件240B，以将共同衬底214动态地耦合至负载端子130B，以使得负载端子130B和共同衬底214处于近似相同电位(例如，在几伏内，但是以跨各自耦合结构221A或221B的电压降而偏离)。
[0085]在确定了跨负载端子130A和130B的电压小于阈值(例如零伏)之后、或者在确定了负载端子130A处电位小于负载端子130B处电位之后，控制器单元5可以在链路19C之上产生栅极驱动信号，以激活元件240A并配置元件240A以将共同衬底214动态地电耦合至负载端子130A。换言之，当控制器单元5确定了负载端子130A处电位小于负载端子130B处电位时，控制器单元5可以配置耦合结构221B的元件240A，以将共同衬底214动态地耦合至负载端子130A，以使得负载端子130A和共同衬底214处于近似相同电位(例如，在几伏内，但是以跨各自耦合结构221A或221B的电压降而偏离)。
[0086]元件240A和240B是“有源”元件而非“无源”元件。换言之，元件240A和240B具有各自的控制端子(例如参见链路19C和19D)并且因此是经由专用控制信号输入(例如经由链路19C和19D而由控制单元5提供)而可单独控制的。例如，元件240A和240B的每个可以是如图7B中所示的单独基于晶体管的开关器件。有源元件240A和240B可以具有如图7B中所示的反并联本体二极管。开关可以基于经由链路9和控制器单元5接收到的控制信号而被激活。例如，控制器单元5可以确定跨负载端子130A和130B的电压是大于还是小于电压阈值。基于对跨负载端子130A和130B的电压极性的检测，控制器单元5可以在链路9B的链路19C和19D之上产生使得元件240A和240B导通或关断的控制信号。
[0087]在一些示例中，耦合结构221A和221B可以单片的集成至裸片211上，并且至少部分地形成在裸片211上的II1-V半导体层212内。在一些示例中，耦合结构221A和221B至少部分地集成在裸片211内的各处以及在裸片211外部。
[0088]在一些示例中，控制器单元5可以配置用于控制耦合结构221B，以将半导体裸片211的共同衬底214动态地耦合至AC开关210的负载端子130A电位与负载端子130B电位之中的最低电位。例如，作为一个示例，控制器单元5可以接收关于在AC电源2和AC负载4之间电压的信息(例如，来自AC电源2和/或AC负载4，经由链路9A和/或链路9C)。例如，控制器单元5可以测量跨负载端子130A和130B的电压。一旦电压改变极性(例如从正值变为负值或者从负值变为正值)，控制器单元5可以确定此时应当交替地安排:哪个耦合结构221A和221B是激活的。在一些示例中，控制器单元5可以从AC开关210和链路9B直接接收指示了跨负载端子130A和130B的电压的信息。在任何情况下，基于关于跨AC开关210的电压的信息，控制器单元5可以确定负载端子130A处电位或负载端子130B处电位是否是AC开关210的最低电位。
[0089]图8A是示出了图7A中所示功率电路200A的电压特性的定时图。例如，图8A包括电压曲线500-506，每个示出了在AC开关210工作期间在时刻tl和t3之间在功率电路200A的一部分处的电压电平。曲线500和501示出了在链路19A和19B之上用于控制AC开关210的栅极驱动信号。曲线502示出了在时刻tl和t3之间跨元件230B的电压，其处于与曲线503所示时刻tl和t3之间跨元件230A的电压的相反极性下。曲线504示出了时刻tl和t3之间负载端子130B处电压，其在与曲线505所示时刻tl和t3之间负载端子130A处电压的相反极性下。如曲线506所示，因为耦合结构将共同衬底214动态地耦合至最低负载端子电位，所以共同衬底214的电位跟随曲线504和505的负载端子130A或负载端子130B的较低电位。<