图。
[0028]图6是本发明半导体器件的平面俯视图。
【具体实施方式】
[0029]正如【背景技术】中所述，现有的一种半导体器件ESD保护结构，是通过设置一对背靠背的二极管实现的。这种ESD保护结构，其工作原理是当外部加载的电压大于其中一个二极管的击穿电压时，该ESD保护结构即工作在导通模式，将外部电压从ESD保护结构所在的支路导出。在这种情况下，每个二极管的击穿电压与结构导通时的导通电阻Rdson成正t匕。为了达到器件所需的保护电压，现有技术中通过在两个P阱区之间制作一层厚的场氧化层，以增大Rdson的阻值，从而提高击穿电压的目的。然而这种增加导通电阻的做法，又会使得EDS保护结构的耐受电流减小，导致该ESD保护结构容易在静电放电的瞬间被烧毁。因此如何解决击穿电压和耐受电流之间的矛盾，成为现有技术中的难点。
[0030]本发明为了解决上述问题，创造性的提出了一种新的ESD保护结构。其技术方案的主要思路是:以现有技术中两个背靠背的二极管结构为基础，舍去两个P阱区之间的场氧化层，在其中一个PN结上方设置一块始终接地的场板。这种结构的物理原理如下:一方面，由于两个P阱区之间没有场氧化层的存在，当工作在导通模式下时，载流子沟道直接形成在N阱区的表面，相当于电子在两个P阱区之间运动时，沿着直线进行，大大减少了电子运动的路径，从而减少了导通电阻Rdson。另一方面，由于在一个PN结区上方设置了一块接地的场板，此时在场板覆盖到的N型区域会形成一个内建电场，该内电场分散了原本单一内电场的峰值，提高了 PN结反向的耐压能力，因而PN结上击穿时的反向电压也增大，如此保证了击穿电压的大小。因此本发明提出的ESD保护器件，不仅增加了击穿电压的大小，同时由于导通电阻Rdson减小，使得耐受电流的值也增加，完美的解决了现有技术中的问题。
[0031]下面将对本发明的技术方案做详细描述。
[0032]请参见图3，图3是本发明第一实施方式下的ESD保护结构示意图。如图所示，该ESD保护机构包括第一导电型的衬底100、设置在该衬底上的外延层，该外延层上具有第二导电型的第一阱区110，对该第一阱区的部分表面进行第一导电型轻掺形成的第二阱区120和第三阱区130，分别在第二阱区120和第三阱区130中进行第一导电型重掺形成的第四阱区140、第五阱区150，所述第二阱区120和第三阱区130之间设有一段由第一阱区110形成的且露出在外延层表面的沟道区，该第二阱区120、第三阱区130和第一阱区110的交界处形成两个背靠背的PN结，这两个PN结等效成电路的话，相当于两个背靠背的PN 二极管112、113。其中在二极管113所在的PN结上方设有一块始终接地的场板180。实际使用中，考虑到目前半导体工艺对于P、N型掺杂工艺的成熟程度以及器件效果，本发明优选的将第一导电型定义为P型，将第二导电型定义为N型(下文同)。当然在本领域技术人员公知的技术条件下，这两个导电类型也可以相互对调。
[0033]其中，衬底100优选为硅衬底，当然其他一些适合半导体器件制作的衬底材料也可以作为本发明中衬底100的备选方案，比如绝缘底上硅(SOI)，碳化硅或一些有机半导体材料等。衬底100做P型重掺处理，使得该衬底100具有良好的导电性能，实际使用中，由于衬底100同时还作为半导体器件的衬底，因此可以按照使用场合让该衬底100接地。
[0034]外延层制作在衬底100上，该外延层同样为P型半导体，本发明的ESD保护结构以及半导体器件实际都制作在该外延层中。
[0035]在该外延层的选定区域上实施一 N型掺杂工艺，形成第一阱区110。该第一阱区110的掺杂面积视器件对ESD保护结构的要求而定。比如在一些大尺寸器件中，允许ESD保护结构具有稍大面积的，可以将该第一阱区110制作的大一些，相反在一些小尺寸器件中，则需要控制该第一阱区110的掺杂面积。其形状可以是方形、圆形或其它规则、不规则几何图形。制作的位置可以选在邻近半导体器件的地方，也可以远离半导体器件，但是必须保证与半导体器件的栅极做有效的电性连接。后续会介绍，作为一种优选的方式，最好能够在栅极焊盘所在的金属区域覆盖到的地方。
[0036]第二阱区120和第三阱区130分别制作在第一阱区110的部分表面上，该第二阱区120和第三阱区130之间的距离形成了沟道区的长度。对于一般的ESD保护结构来说，该沟道区的长度一方面决定了整个结构的尺寸，另一方面也决定了 ESD保护结构所能承受的电压大小，在实际应用中，该沟道区的长度大约在3-15um之间。
[0037]在图示的方式中，第二阱区120完全落入第一阱区110内，第三阱区130则部分落入第一阱区110内，另一部分则设置在第一阱区110的外侧，这两个P型阱区能够与第一阱区110形成一对背靠背的PN结112、113。这种分布方式可以有效的提高整个ESD保护结构的面积利用率以及减少在制作这些阱区时的复杂程度:如图5所示，将第二阱区120制作在第一阱区110的中间，只需以同心对称几何图形的形式设计第一阱区110、第二阱区120、以及第三阱区130，即可获得这种分布方式。当然，如果将第二阱区120或第三阱区130的位置进行移动，比如第二阱区120并非落在第一阱区110的中间位置，或者将第三阱区130全部落入第一阱区110，也是可行的设计方案，作为本领域技术人员来说，如何设计这两个阱区相对第一阱区的位置，只是一种简单的变化，在满足形成一对背靠背的PN结的情况下，可以做任意的选择。
[0038]第四阱区140和第五阱区150作为重掺P型区域，不仅增加了阱区的导电性能，同时第四阱区140起到与外部器件的连接作用，第五阱区150起到与衬底的连接作用。如图3中所示，在第四阱区140的表面制作有导电极板，该导电极板与第四阱区140保持欧姆接触，同时通过半导体器件制作过程中的金属层工艺，在第四阱区140的上方制作一层或多层金属190，然后通过金属导电柱191进行电性连接，最终使得第四阱区140与一外部器件的电极焊盘连接。
[0039]与第四阱区140的向上连接不通，第五阱区150采用向下连接的方式，穿过外延层与衬底100进行电性连接。如图3所示的第一实施方式中，这种向下连接是通过在外延层的对应位置中制作重掺P型沉降(Sink)区160实现与衬底电性连接。如图4所示的第二实施方式中，这种向下连接则通过外延层中开设金属孔柱170实现与衬底100的连接，这些金属孔柱170贯穿外延层直至衬底100的表面或内部。
[0040]如上文中所述，本发明的发明点在于，在至少一个PN结的上方设置一块始终接地的场板180。如图3所示的实施方式中，该场板180设置在由第三阱区130和第一阱区110形成的PN结上方，在其它一些实施方式中，该场板也可以设置在另一个PN结或两个PN结上方同时设置，不同的位置，对于该场板对电场的调制作用而言，是一样的，本领域技术人员根据图示给出的实施方式可以简单的得到其他实施方式下的场板设置方法。
[0041]请再参见图3，场板180的一部分位于第三阱区130的上方，另一部分位于第一阱区110的上方。该场板1