单片1C 1050的封装衬底的独立1C上或耦合到单片IC1050的封装衬底的单个1C之内。
[0053]图8是根据本公开内容的至少一些实施方式而布置的计算设备800的功能框图。例如，可以在平台805或服务器机器806内部找到计算设备800，计算设备800还包括容纳多个部件的母板802，部件例如是，但不限于可以合并本文所述的本地级间互连的处理器804(例如，应用处理器)，和至少一个通信芯片806。在实施例中，处理器804中的至少一个一个或多个通信芯片806等。处理器804可以物理和/或电耦合至母板802。在一些示例中，处理器804包括处理器804之内封装的集成电路管芯。通常，术语“处理器”或“微处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以在寄存器和/或存储器中存储的其它电子数据的任何设备或设备的一部分。
[0054]在各种示例中，一个或多个通信芯片806也可以物理和/或电耦合至母板802。在其它实施方式中，通信芯片806可以是处理器804的一部分。根据其应用，计算设备800可以包括可以物理和电耦合或不耦合至母板802的其它部件。这些其它部件包括，但不限于，易失存储器(例如DRAM)、非易失性存储器(例如，R0M)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、固态驱动器(SSD)、光盘(CD)、数字通用盘(DVD)等)等等。
[0055]通信芯片806使能用于来往于计算设备800的数据的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经由非固体介质调制的电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。术语并不暗示相关联的设备不包含任何接线，尽管在一些实施例中它们可以不包含接线。通信芯片806可以实施多种无线标准或协议中的任何无线标准或协议，包括但不限于本文在别处描述的那些标准或协议。如讨论，计算设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于较短范围的无线通信，例如，W1-Fi和蓝牙，第二通信芯片806可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev_D0等。
[0056]尽管已经参考各种实施方式描述了本文阐述的某些特征，但这种描述并非要以限制性意义解释。因此，对于本公开内容所属领域的技术人员而言显而易见的本文描述的实施方式的各种修改以及其它实施方式，被认为处于本公开内容的精神和范围内。
[0057]将要认识到，本发明不限于这样描述的实施例，而可以带有修改和变化来实践，而不背离附属权利要求的范围。以上实施例可以包括特征的特定组合。例如:
[0058]在一个实施例中，一种制造集成器件的方法包括:接纳具有图案化的掩模的衬底，在一个或多个层的至少一部分中蚀刻图案，利用牺牲材料回填所蚀刻的图案，在所述牺牲材料存在的情况下去除所述掩模的至少顶部部分；以及相对于图案化的所述一个或多个层选择性地去除所述牺牲材料。
[0059]在另一实施例中，在一个或多个层中蚀刻所述图案还包括蚀刻设置于所述图案化的掩模下方的所述衬底的层。回填所蚀刻的图案还包括:利用完全覆盖所蚀刻的衬底层的所述牺牲材料来填充所述掩模中的所述图案；以及在所述掩模的顶表面上方使所述牺牲材料平面化。去除所述掩模的所述顶部部分还包括:蚀刻透过设置于所述掩模的所述顶表面上方的所述牺牲材料的整个厚度以及蚀刻透过所述掩模的仅部分厚度，并且去除所述牺牲材料的剩余部分还去除了剩余的掩模材料。
[0060]在另一实施例中，所述掩模包括多个掩模材料层，所述多个掩模材料层包括设置于第二掩模材料层之下的第一掩模材料层，所述第二掩模材料层与所述第一掩模材料层具有不同的成分。在一个或多个层中蚀刻所述图案还包括蚀刻设置于所述掩模下方的所述衬底的层。回填所蚀刻的图案还包括利用完全覆盖所蚀刻的衬底层的所述牺牲材料来填充所述掩模中的所述图案。去除所述掩模的所述顶部还包括蚀刻透过至少所述第二掩模材料层，并且去除所述牺牲材料的剩余部分还去除了所述第一掩模材料层。
[0061]在另一实施例中，所述掩模包括多个掩模材料层，所述多个掩模材料层包括设置于第二掩模材料层下方的第一掩模材料层，所述第二掩模材料层与所述第一掩模材料层具有不同的成分。在一个或多个层中蚀刻所述图案还包括蚀刻设置于所述掩模下方的所述衬底的层。回填所蚀刻的图案还包括利用完全覆盖所蚀刻的衬底层的所述牺牲材料来填充所述掩模中的所述图案，其中，所述牺牲材料与所述第一掩模材料层具有相同的成分。去除所述掩模的所述顶部部分还包括至少蚀刻透过所述第二掩模材料层，并且去除所述牺牲材料的剩余部分还去除了所述第一掩模材料层。
[0062]在另一实施例中，所述掩模包括多个掩模材料层，所述多个掩模材料层包括设置于第二掩模材料层之下的第一掩模材料层，所述第二掩模材料层与所述第一掩模材料层具有不同的成分。在一个或多个层中蚀刻所述图案还包括蚀刻设置于所述掩模下方的所述衬底的层，其中，所蚀刻的衬底层与所述第二掩模材料层具有相同的成分。回填所蚀刻的图案还包括利用完全覆盖所蚀刻的衬底层的所述牺牲材料来填充所述掩模中的所述图案，其中，所述牺牲材料与所述第一掩模材料层具有相同的成分。去除所述掩模的所述顶部部分还包括至少蚀刻透过所述第二掩模材料层，并且去除所述牺牲材料的剩余部分还去除了所述第一掩模材料层。
[0063]在另一实施例中，所述掩模包括多个掩模材料层，所述多个掩模材料层包括设置于一个或多个不可光界定的硬掩模材料层上方的一个或多个可光界定的掩模材料层。在一个或多个层中蚀刻所述图案还包括:蚀刻透过所述一个或多个硬掩模材料层，以及蚀刻设置于所述图案化的掩模下方的所述衬底的层。回填所蚀刻的图案还包括利用所述牺牲材料来填充所述掩模中的所述图案以完全覆盖所蚀刻的衬底层，并且去除所述掩模的所述顶部还包括蚀刻透过所述硬掩模材料层中的至少一层。
[0064]在实施例中，一种制造集成微电子器件的方法包括接纳具有掩模的衬底，所述掩模具有多个掩模材料层，所述掩模包括设置于多个未图案化的不可光界定的硬掩模材料层上方的一个或多个图案化的可光界定的掩模材料层，所述多个硬掩模层还包括设置于第二硬掩模材料层下方的第一硬掩模材料层。通过蚀刻透过所述多个硬掩模材料层来对所述硬掩模材料层图案化。通过蚀刻设置于所述第一硬掩模材料层下方的衬底层的至少一部分来对所述衬底图案化。利用完全覆盖所蚀刻的衬底层的牺牲材料来回填所蚀刻的图案。在所述牺牲材料存在的情况下蚀刻透过所述第二硬掩模材料层，所述蚀刻终止于所述第一硬掩模材料层上。相对于所述衬底层选择性地同时去除所述牺牲材料的剩余部分和所述第一硬掩模材料层。
[0065]在另一实施例中，所述方法还包括:在所述衬底上形成多个晶体管栅电极，以及在所述栅电极上方沉积所述衬底层。对所述衬底图案化还包括通过蚀刻透过所述衬底层以暴露所述栅电极的顶表面，来在所述栅电极中的至少其中之一上方的所述衬底层中形成栅极接触开口。
[0066]在另一实施例中，利用所述牺牲材料回填所蚀刻的图案还包括在所述掩模的顶表面上方使所述牺牲材料平面化;并且所述方法还包括蚀刻透过设置于所述掩模的所述顶表面上方的所述牺牲材料的整个厚度。
[0067]在另一实施例中，利用牺牲材料回填所蚀刻的图案还包括利用旋涂工艺涂布碳基材料，并且蚀刻透过所述第二硬掩模材料层包括以至少等于所述第二硬掩模材料层的蚀刻速率的速率来蚀刻所述碳基材料。
[0068]在另一实施例中，利用所述牺牲材料回填所蚀刻的图案还包括利用旋涂工艺涂布所述牺牲材料，并且所述牺牲材料与所述第一硬掩模材料层具有相同的成分。
[0069]在另一实施例中，所述衬底层是含硅电介质材料。所述第一硬掩模材料层是沉积于所述衬底层上的碳基材料，所述碳基材料具有超过80wt%的碳。所述第二硬掩模材料层是含硅电介质材料并且沉积于所述第一硬掩模材料层上。利用所述牺牲材料回填所蚀刻的图案还包括利用旋涂工艺在所蚀刻的掩模材料上方涂布所述碳基材料。
[0070]在另一实施例中，所述衬底层是SiC。所述第一硬掩模材料层是沉积于所述衬底层上的碳基材料，所述碳基材料具有超过80wt%的碳。所述第二硬掩模材料层是含娃电介质材料并且沉积于所述第一硬掩模材料层上。利用所述牺牲材料回填所蚀刻的图案还包括利用旋涂工艺在所蚀刻的掩模材料上方涂布所述碳基材料。
[0071]在实施例中，一种微电子器件结构包括:具有图案化的衬底特征的图案化的衬底层，设置于所述图案化的衬底层上方的图案化的掩模，所述掩模包括具有第一成分的第一硬掩模材料层，利用与所述衬底特征对准的掩模特征来对所述第一硬掩模材料层图案化，以及设置于所述衬底特征上方并且回填所述掩模特征的牺牲材料，其中，所述牺牲材料和所述第一硬掩模材料具有相同的碳基不可光界定的材料。
[0072]在另一实施例中，所述图案化的衬底层包括穿过所述衬底层并且暴露晶体管栅电极的顶表面的一个或多个栅极接触部开口。
[0073]在另一实施例中，在所述第一硬掩模材料层上方设置具有第二成分的第二硬掩模材料层，其中，还利用所述掩模特征来对所述第二硬掩模材料层图案化。
[0074]在另一实施例中，在所述第一硬掩模材料层上方设置具有第二成分的第二硬掩模材料层。还利用所述掩模特征来对所述第二硬掩模材料层图案化;并且所述图案化的衬底层和所述第二硬掩模材料两者是含硅电介质材料。
[0075]在另一实施例中，在所述