芯片封装方法及芯片封装结构的制作方法
【技术领域】
[0001]本发明涉及芯片封装技术领域，尤其涉及一种芯片封装方法及芯片封装结构。
【背景技术】
[0002]早期的芯片封装为双列直插式DI封装，这种封装布线和操作较为方便。但是，DIP封装的封装效率很低，且封装产品的面积较大，不利于提高内存条的容量，同时还会影响内存频率、传输速率和电器性能的提升。
[0003]为了减少芯片的封装面积，表面贴装技术(SMT封装)成为目前电子组装行业里比较受欢迎的封装技术，而在SMT封装中，QFN封装(方形扁平无引脚封装)成为主流。现有的QFN封装的方法通常是将半导体裸芯片的非有源面通过导电银胶安装在引线框架的中间焊盘上，然后再进行引线键合和塑封，使引线框架的引脚和中间焊盘均裸露在塑封体的表面。中间焊盘裸露在外，可增加芯片的散热性能。
[0004]然而，有些小功率器件对散热性能的要求并不高，但是对于其非有源面与PCB板直接的绝缘性要求非常，以防止漏电，影响了芯片的性能。对于这一类芯片的封装，常规的这种QFN封装方式已经不在适应。此外这种常规的QFN封装中，需要使用预先制作好的引线框架，而引线框架一旦制作好了，引脚的排布、间距和尺寸均已经确定，因而不利于封装的灵活性设计。
【发明内容】
[0005]有鉴于此，本发明提供了一种芯片封装方法及芯片封装结构，以保证芯片的非有源面与PCB板之间的绝缘性，同时提高封装的灵活性设计。
[0006]—种芯片封装方法，包括:
[0007]在载体的第一表面的第一区域上形成焊线管脚，并在芯片的非有源面形成绝缘层，所述芯片的非有源面与所述芯片的有源面相对；
[0008]将所述芯片通过所述绝缘层贴装在所述载体的第一表面的第二区域上；
[0009]将所述芯片的有源面上的电极通过导电引线与所述焊线管脚电连接，然后进行塑封工艺，以形成覆盖所述芯片和焊线管脚的包封体；
[0010]将所述载体与所述包封体进行剥离，以将所述焊线管脚和绝缘层裸露在所述包封体的表面。
[0011 ]优选的，所述的芯片封装方法还包括:在形成所述焊线管脚前，先至少将所述第二区域进行表面平坦化处理，以使所述载体与所述包封体进行剥离时，所述绝缘层可与所述第二区域相剥离开。
[0012]优选的，所述的芯片封装方法还包括:完成所述表面平坦化处理后，将所述第一区域进行表面粗糙化处理，以使得在所述第一区域上形成所述焊线管脚时，防止所述焊线管脚移位，且可使得在所述载体与所述包封体进行剥离时，所述焊线管脚可与所述第二区域相剥离开。
[0013]优选的，蚀刻所述第一区域，形成具有预定深度的凹槽，以实现所述第一区域表面的粗糙化处理。
[0014]优选的，在所述凹槽处电镀形成所述焊线管脚。
[0015]优选的，所述凹槽的深度介于0微米到5微米之间。
[0016]优选的，所述焊线管脚的底部与所述载体接触，所述焊线管脚的底部截面积小于顶部截面积。
[0017]优选的，在所述芯片的非有源面涂覆绝缘胶，以形成所述绝缘层，所述芯片的非有源面通过所述绝缘胶粘贴在所述第二区域的表面上。
[0018]优选的，采用机械剥离方法将所述载体与所述包封体进行剥离。
[0019]—种根据如任意一项芯片封装方法所形成芯片封装结构。
[0020]由上可见，本发明提供的芯片封装方法中，在载体表面的第一区域上形成焊线管脚，并在芯片的非有源面形成绝缘层，然后将芯片通过所述绝缘层粘贴到载体表面的第二区域，在进行引线键合和塑封工艺后，将载体与塑封体相剥离，使得绝缘层和焊线管脚裸露在塑封体的表面。这种封装方法形成的封装结构在贴装到PCB板上时，可保证芯片的非有源面与PCB之间的绝缘性，保证了封装结构的电气特性。此外，所述封装方法，无需使用预先制作好的引线框架，而是在封装的过程中形成焊线管脚，有利于提高封装设计的灵活性。
【附图说明】
[0021]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0022]图1为依据本发明实施例的芯片封装方法的工艺流程图；
[0023]图2a?2d为依据本发明实施例的芯片封装方法的各个工艺步骤中所形成的剖面结构图。
【具体实施方式】
[0024]以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
[0025]图1为依据本发明实施例的芯片封装方法的工艺流程图。
[0026]参考图1所示，本发明提供的芯片方法主要包括以下几大步骤:
[0027]步骤S1:在载体的第一表面的第一区域形成焊线管脚，且在芯片的非有源面上形成绝缘层。
[0028]步骤S2:将芯片通过所述绝缘层贴装在所述载体的第一表面的第一区域。
[0029]步骤S3:将所述芯片有源面上的电极通过导电引线与所述焊线管脚电连接，然后进行塑封工艺，以形成覆盖所述芯片和所述焊线管脚的包封体。
[0030]步骤S4:将所述载体与包封体进行剥离，以将所述焊线管脚和所述绝缘层裸露在所述包封体的表面。
[0031]图2a?2d为依据本发明实施例的芯片封装方法的各个工艺步骤中所形成的剖面结构图。下面将结合图2a?2d来具体阐述本发明提供的芯片封装方法。
[0032]如图2a所示，步骤S1包括两个部分，一个是在载体1的上表面的第一区域形成焊线管脚2，另一个是在芯片3的非有源面形成绝缘层4，且这两个部分不限定先后顺序，可以同时形成，也可以先后形成。
[0033]载体1在本实施例中为金属基板，其形成的化学元素与焊线管脚2底部的化学元素不同族，从而可使其与焊线管脚2之间的粘附力小于预定值，以确保所述焊线管脚2在步骤S4中能够顺利的与载体1相剥离。
[0034]此外，为了确保步骤S4中绝缘层4能顺利的与载体1相剥离，在形成焊线管